DC-DC电路Layout设计注意事项

最近一段时间学习了DC-DC电路，也是一直看到大家说DC-DC电路的布局布线很关键，做不好很容易产生EMI。这篇文章以SEPIC电路为例简单介绍一下DC-DC电路Layout设计的注意事项。

关于SEPIC电路的原理和工作状态的介绍在我之前的博客中介绍过

http://blog.csdn.net/leo_luo1/article/details/76546502

DC-DC电路容易产生EMI的原因主要是电路通过开关管的通断来实现斩波，在开关管的导通和断开两个状态时，电路的工作状态差别很大，中间存在高频变化的信号。所以不管是BUCK、BOOST还是SEPIC电路，想要设计一个干扰小的DC-DC电路，首先要找到电路中的高频回路，然后让这个高频回路的回路面积尽量的小。

以SEPIC电路为例

在开关管Q1导通和断开的两个状态中，L1和L2上的电流都是一个渐变的过程，所以L1和L2不是电路中的高频部分。

Q1自己通过的电流变化是一个高频变化的量。

二极管D1是一个高频变化的量，当Q1导通时，D1上的电流瞬间变为0。

所以电路中的高频部分就是Q1和D1，但是这还不完整，我们得看看高频部分的完整回路。

上图画出了BUCK、BOOST、SEPIC的高频回路。

其中SEPIC电路中高频回路是由Q1、Cs、D1、Cout组成，所以在布局的时候把这四个元器件尽量摆放的近一点，让它们首尾相连，使得整个电流回路面积尽量小，这样对外产生的干扰就会小。

BUCK、BOOST电路也是一样的，使高频回路的面积尽量小即可减少干扰。

另外，在设计Layout时尽量单面布局，让DC-DC的背面有一个完整的地平面。