实验二组合逻辑电路应用-加法器、比较器

实验报告来自电子科技大学中山学院 _ 数字逻辑电路设计课程

1.实验目的与要求

通过实验，能够掌握加法器和数据选择器的原理和应用。

2.实验设备

硬件：PC机一台
数字电路实验教学平台一台
软件：Quartus II 集成开发环境

3.实验内容

(1) 运用7483实现4位以内二进制加法;
(2) 利用比较器(7485)实现4位二进制数的比较。

4.实验预习要求

(1) 仔细阅读课本第二章的加法器和比较器，理解加法器和比较器的原理和功能。

5.实验原理

(1) 7483是具有先行进位功能的4位进制全加器，7483的逻辑符号如图2.1所示。实现2个3位二进制数相加，只要将2个加数分别置于A2A1A0和 B2B1B0，并将A3、B3和C0置“0”，相加的结果是4位以内的二进制数，在S3S2S1S0上输出，输出结果通过4个LED灯显示。在实验过程2个加数A2A1A0和 B2B1B0，可以通过VCC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。

图2.1 7483 逻辑符号

(2) 数值比较器简称比较器，用于比较2个数的大小，并给出“大于”、“小于”和“等于”三种比较结果。2个多位进制数比较大小的典型方法是从高位开始，逐位比较，若高位不同，则结果立现，不必再对低位进行比较；若高位相等，则比较结果由低位的比较位的比较结果决定。如图2.2所示为采用并行比较结构的4位二进制数比较器7485的逻辑符号，其功能表如表2.1所示。

表 2.1 7485 功能表

参加比较的2个4位二进数A2A1A0和 B2B1B0可以通过VCC或者GND设置成高电平或者低电平，也可以通过拨码开关设置加数。结果可以通过接在ALBO、AEBO、AGBO的LED灯亮暗状态反映出来。

图2.2 7485 逻辑符号

在数字电路实验教学平台各个LED管对应的FPGA控制管脚如表2.1所示：
在数字电路实验教学平台各个LED管对应的FPGA控制管脚如表1.1所示：
表1.1 各LED管对应的FPGA控制管脚

DISP_CS	LED0	LED1	LED2	LED3	LED4	LED5	LED6	LED7	Buzz（vcc）
162	163	164	165	168	169	170	171	173	176

拨码开关对应的FPGA控制管脚表1.2所示：
表1.2 拨码开关对应控制管脚

SW1	SW2	SW3	SW4	SW5	SW6	SW7	SW8
188	191	129	130	131	132	24	23

6.实验步骤

(1) 启动Quartus II ，利用建立工程向导建立一个工程文件。
(2) 选择File->New->Block Diagram/Schematic,建立一个原理图输入文件。
(3) 双击原理图空白处，输入所要添加的器件(7483、7485)，然后设置引脚的输入、输出值，编译通过后对引脚进行IO分配。
(4) 把编译成功的文件下载到核心板上，观察结果。