简单来说，我们常听到的 22nm、14nm、10nm 究竟是什么意思？

　　如题，先从大厂说起。目前芯片厂商有三类：IDM、Fabless、Foundry。

IDM（集成器件制造商）指 Intel、IBM、三星这种拥有自己的晶圆厂，集芯片设计、制造、封装、测试、投向消费者市场五个环节的厂商，一般还拥有下游整机生产。

Fabless（无厂半导体公司）则是指有能力设计芯片架构，但本身无厂，需要找代工厂代为生产的厂商，知名的有 ARM、NVIDIA、高通、苹果和华为。

Foundry（代工厂）则指台积电和 GlobalFoundries，拥有工艺技术代工生产别家设计的芯片的厂商。我们常见到三星有自己研发的猎户座芯片，同时也会代工苹果 A 系列和高通骁龙的芯片系列，而台积电无自家芯片，主要接单替苹果和华为代工生产。

制程

在描述手机芯片性能的时候，消费者常听到的就是 22nm、14nm、10nm 这些数值，这是什么？

这是芯片市场上，一款芯片制程工艺的具体数值是手机性能关键的指标。制程工艺的每一次提升，带来的都是性能的增强和功耗的降低，而每一款旗舰手机的发布，常常与芯片性能的突破离不开关系。

骁龙 835 用上了更先进的 10nm 制程， 在集成了超过 30 亿个晶体管的情况下，体积比骁龙 820 还要小了 35%，整体功耗降低了 40%，性能却大涨 27%。

深入来说，这几十纳米怎么计算出来的？我们从芯片的组成单位晶体管说起。

得益于摩尔定律的预测，走到今天，比拇指还小的芯片里集成了上亿个晶体管。苹果 A10 Fusion 芯片上，用的是台积电 16nm 的制造工艺，集成了大约 33 亿个晶体管。

而一个晶体管结构大致如下：

图中的晶体管结构中，电流从 Source（源极）流入 Drain（漏级），Gate（栅极）相当于闸门，主要负责控制两端源极和漏级的通断。电流会损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是手机常见的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度（栅长），就是 XX nm工艺中的数值。

对于芯片制造商而言，主要就要不断升级技术，力求栅极宽度越窄越好。不过当宽度逼近 20nm 时，栅极对电流控制能力急剧下降，会出现“电流泄露”问题。为了在 CPU 上集成更多的晶体管，二氧化硅绝缘层会变得更薄，容易导致电流泄漏。

一方面，电流泄露将直接增加芯片的功耗，为晶体管带来额外的发热量；另一方面，电流泄露导致电路错误，信号模糊。为了解决信号模糊问题，芯片又不得不提高核心电压，功耗增加，陷入死循环。

因而，漏电率如果不能降低，CPU 整体性能和功耗控制将十分不理想。这段时间台积电产能跟不上很大原因就是用上更高制程时遭遇了漏电问题。

还有一个难题，同样是目前 10nm 工艺芯片在量产遇到的。

当晶体管的尺寸缩小到一定程度（业内认为小于 10nm）时会产生量子效应，这时晶体管的特性将很难控制，芯片的生产难度就会成倍增长。骁龙 835 出货时间推迟，X30 遥遥无期主要原因可能是要攻克良品率的难关。

另外，骁龙 835 用上了 10nm 的制程工艺，设计制造成本相比 14nm 工艺增加接近 5 成。大厂需要持续而巨大的资金投入到 10nm 芯片量产的必经之路。

就目前阶段，三星已经尝试向当前的工艺路线图中添加 8nm 和 6nm 工艺技术，台积电方面则继续提供 16nm FinFET 技术的芯片，开始着力 10nm 工艺的同时，预计今年能够样产 7nm 工艺制程的芯片。

FinFET

除了制程，还有工艺技术。

在这一代骁龙 835 上，高通选择了和三星合作，使用三星最新的 10nm FinFET 工艺制造。同样，三星自家的下一代旗舰猎户座 8895 用的也是用此工艺。

FinFET 是什么？

业界主流芯片还停留在 20/22nm 工艺节点上的时候，Intel 就率先引入了 3D FinFET 这种技术。后来三星和台积电在 14/16nm 节点上也大范围用上了类似的 FinFET 技术。下面我们统称为 FinFET。

FinFET（Fin Field-Effect Transistor）称为鳍式场效应晶体管，是一种新的晶体管，称为 CMOS。具体一点就是把芯片内部平面的结构变成了3D，把栅极形状改制，增大接触面积，减少栅极宽度的同时降低漏电率，而晶体管空间利用率大大增加。

因为优势明显，目前已经被大规模应用到手机芯片上。

经历了 14/16nm 工艺节点后，FinFET 也历经升级，但这种升级是存在瓶颈的。目前，大厂们正研究新的 FD-SOI（全耗尽绝缘体硅）工艺、硅光子技术、3D 堆叠技术等，斥资寻求技术突破，为日后 7nm、甚至 5nm 工艺领先布局。

LPE/LPP/LPC/LPU 又是什么？

在工艺分类上，芯片主要分两大类：

HP（High Performance）：主打高性能应用范畴；

LP（Low Power）：主打低功耗应用范畴。

满足不同客户需求，HP 内部再细分 HPL、HPC、HPC+、HP 和 HPM 五种。

HP 和 LP 之间最重要区别就在性能和漏电率上，HP 在主打性能，漏电率能够控制在很低水平，芯片成本高；LP 则更适合中低端处理器使用，因为成本低。

所以，芯片除了在制程上寻求突破，工艺上也会逐步升级。

2014 年底，三星宣布了世界首个 14nm FinFET 3D 晶体管进入量产，标志着半导体晶体管进入 3D 时代。发展到今天，三星拥有了四代 14nm 工艺，第一代是苹果 A9 上面的 FinFET LPE（Low Power Early），第二代则是用在猎户座 8890、骁龙 820 和骁龙 625 上面的 FinFET LPP（Low Power Plus）。第三代是 FinFET LPC，第四代则是目前的 FinFET LPU。至于 10nm 工艺，三星则更新到了第三代（LPE/LPP/LPC）。

目前为止，三星已经将 70000 多颗第一代 LPE（低功耗早期）硅晶片交付给客户。三星自家的猎户座 8895，以及高通的骁龙 835，都采用这种工艺制造，而 10nm 第二代 LPP 版和第三代 LPU 版将分别在年底和明年进入批量生产。

不知不觉，手机芯片市场上已经进入了 10nm、7nm 处理器的白热化竞争阶段，而 14/16nm 制程的争夺也不过是一两年前的事。

之前有人怀疑摩尔定律在今天是否还适用，就芯片的进化速度和技术储备来看，不是技术能力达不到，而是厂商们的竞争程度未必能逼迫它们全速前进。

   

 

  

本文转自d1net（转载）