Hi3559V100/Hi3556V100资料集锦(硬件设计,原理图设计,规格书,HDI板设计,Demo单板)

Hi3559V100/Hi3556V100用户指南

1.原理图设计

1.1 小系统外部电路要求
1.1.1 Clocking 电路
通过芯片内部的反馈电路与外部的 24MHz 晶体振荡电路一起构成系统时钟电路。
推荐晶振连接方式及器件参数如图 1-1 所示

Hi3559V100/Hi3556V100资料集锦(硬件设计,原理图设计,规格书,HDI板设计,Demo单板)_第1张图片

Hi3559V100 内置 RTC,单板需要给 RTC 提供时钟电路,晶振连接方式及器件参数如图 1-2 所示。

Hi3559V100/Hi3556V100资料集锦(硬件设计,原理图设计,规格书,HDI板设计,Demo单板)_第2张图片

1.1.2 复位电路

Hi3559V100 可通过判断 POR_SEL_N 管脚在上电时的状态选择内部复位或外部复位,当POR_SEL_N 为高电平,选择外部复位,为低电平,则选择内部复位。

AA1管脚具备 WDG_RSTN 和 SYS_RSTN_OUT 两种功能:
---当Hi3559V100选择内部复位时,AA1 管脚复用为SYS_RSTN_OUT 功能,作为内部POR 的复位的输出信号,用来复位外设。
---当Hi3559V100选择外部复位时,AA1管脚复用为WDG_RSTN 功能,此时管脚为OD 输出,必须外置上拉电阻。该管脚需要接到复位IC 的MR 管脚上。芯片上电后由外部复位电路对芯片进行复位。外部复位使用方式如图 1-3 所示。

Hi3559V100/Hi3556V100资料集锦(硬件设计,原理图设计,规格书,HDI板设计,Demo单板)_第3张图片

采用内部复位时,主芯片上电后由内部 POR 电路对整个芯片进行复位(复位脉冲宽度约为 64ms)。
---SYS_RSTN_OUT 信号的电平必须与 DVDD3318_EMMC1/2(Hi3559V100 的 U7和 R7 pin)保持一致。
---RST_N 信号的电平必须与 DVDD3318_PC(Hi3559V100 的 N7 pin)保持一致。
---POR_SEL_N 信号电平必须与 DVDD3318_SARADC(Hi3559V100 的 V5 pin)保持一致。

```````````````````````````````````````````````````````````````````

Hi3559V100/Hi3556V100 Demo单板用户指南

Hi3559V100/Hi3556V100 HDI板设计指导

Hi3559V100 2K/4K Mobile Camera SoC datasheet

你可能感兴趣的:(海思)