Zynq UltraScale+ MPSoC EV系列VCU应用通路搭建

ZCU106开发板VCU应用通路搭建

前言

编译换了台主机，果然快了很多，下面说一下VCU通路的搭建。其中最主要的是给VCU部分提供时钟，下面说一下

准备

1、petalinux
2、vivado
3、官方demo进行学习，连接如下：
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/25329832/Zynq+UltraScale+MPSoC+VCU+TRD+2018.3
这里的维基百科有各种学习资源
4、一台性能好的台式机，性能不好的编译官方demo直接卡死，另外HDMI-RX/TX1.4/2.0这个核要购买，所以官方demo生成不了比特文件，但可以申请官方的120天试用，这里删除没用的，自己编就好了，参考配置与环境

开始

1、首先看整体的block框图，首先是系统的si570_user输入，这个是板载芯片输出的差分信号，然后输入到VCU_CORE中，VCU核MPSOC通过AXI连接在一起，然后MPSoC和自己写的gpio连接在一起

2、打开VCU_CORE,如下所示：

这里看着这里连接把，然后clk_out1-100MHZ,out2-300MHZ
3、MPSoC如下所示：

4、生成bit文件，然后导出硬件，使用petalinux编译
5、编译完毕之后的镜像已经包含了ctrsw_encoder这个app，可以直接控制VCU，这里注意在启动时候驱动要探测到硬件VCU：

问题

每次LD那个AXI Master接口都要挂两个AXI设备我的gpio才能正常工作，迷，上面的图是没有两个gpio的，后来改了

END

下一步要自己写ip接受图像然后传入了