《计算机组成原理》期末复习资料汇总
《计算机组成原理》期末复习资料汇总
一、名词解释
微程序：是指能实现一条机器指令功能的微指令序列。
微指令：在机器的一个CPU周期内，一组实现一定操作功能的微命令的组合。
微操作：执行部件在微命令的控制下所进行的操作。
加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移一位，减除数；当余数为负时，商“0”，余数左移一位，加除数。
有效地址：EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址.
形式地址：指令中地址码字段给出的地址，对形式地址的进一步计算可以得到操作数的实际地址。
相容性微操作：在同一CPU周期中，可以并行执行的微操作。
相斥性微操作：在同一CPU周期中，不可以并行执行的微操作。
PLA：Programmable Logic Arrays，可编程逻辑阵列。
PAL：Programmable Array Logic，可编程阵列逻辑。
GAL：Generic Array Logic，通用阵列逻辑。
CPU：Central Processing Unit，中央处理器。一块超大规模的集成电路，是一台计算机的运算核心和控制核心。
RISC：Reduced Instruction Set Computer，精简指令系统计算机。
CISC：Complex Instruction Set Computer，复杂指令系统计算机。
ALU：Arithmetic Logic Unit，算术逻辑单元。CPU执行单元，用来完成算术逻辑运算。
二、选择题
- 没有外存储器的计算机监控程序可以存放在( B )。
A．RAM B．ROM C．RAM和ROM D．CPU
- 完整的计算机系统应包括（ D ）。
A．运算器．存储器．控制器 B．外部设备和主机
C．主机和使用程序 D．配套的硬件设备和软件系统
- 在机器数（ BC ）中，零的表示形式是唯一的。
A．原码 B．补码 C．移码 D．反码
- 在定点二进制运算器中，减法运算一般通过（ D ）来实现。
A．原码运算的二进制减法器 B．补码运算的二进制减法器
C．原码运算的十进制加法器 D．补码运算的二进制加法器
- 某寄存器中的值有时是地址，因此只有计算机的（ C ）才能识别它。
A． 译码器 B． 判断程序 C． 指令 D． 时序信号
- 下列数中最小的数为（ C ）。
A．（101001）2 B．（52）8 C．（101001）BCD D．（233）16
- 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ C ）。
A．阶符与数符相同为规格化数
B．阶符与数符相异为规格化数
C．数符与尾数小数点后第一位数字相异为规格化数
D．数符与尾数小数点后第一位数字相同为规格化数
- 补码加减法是指（ C ）。
A．操作数用补码表示，两数尾数相加减，符号位单独处理，减法用加法代替
B．操作数用补码表示，符号位与尾数一起参与运算，结果的符号与加减相同
C．操作数用补码表示，连同符号位直接相加减，减某数用加某数的补码代替，结果的符号在运算中形成
D．操作数用补码表示，由数符决定两尾数的操作，符号位单独处理
- 运算器虽然由许多部件组成，但核心部件是（ B ）。
A．数据总线 B．算术逻辑运算单元
C．多路开关 D．累加寄存器
- 指令系统中采用不同寻址方式的目的主要是（ B ）。
A．实现存储程序和程序控制
B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可以直接访问外存
D．提供扩展操作码的可能并降低指令译码难度
- 指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式，可以实现（ D ）。
A． 堆栈寻址 B． 程序的条件转移
C． 程序的无条件转移 D． 程序的条件转移或无条件转移
- 微程序控制器中，机器指令与微指令的关系是（ B ）。
A．每一条机器指令由一条微指令来执行
B．每一条机器指令由一段由微指令编程的微程序来解释执行
C．一段机器指令组成的程序可由一条微指令来执行
D．一条微指令由若干个机器指令组成
- 用以指定将要执行的指令所在地址的是（ B ）。
A． 指令寄存器 B．程序计数器 C．数据寄存器 D．累加器
- 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。
A．cache-主存 B．主存-辅存 C．cache-辅存 D．通用寄存器-cache
- RISC访内指令中，操作数的物理位置一般安排在（ D ）。
A．栈顶和次栈顶 B．两个主存单元
C．一个主存单元和一个通用寄存器 D．两个通用寄存器
- CPU中跟踪指令后继地址的寄存器是（ C ）。
A．地址寄存器 B．指令计数器 C．程序计数器 D．指令寄存器
- 单级中断系统中，CPU一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A．中断允许 B．中断请求 C．中断屏蔽 D．DMA请求
- 下面操作中应该由特权指令完成的是（ B ）。
A．设置定时器的初值 B．从用户模式切换到管理员模式
C．开定时器中断 D．关中断
- 主存贮器和CPU之间增加cache的目的是（ A ）。
A．解决CPU和主存之间的速度匹配问题
B．扩大主存贮器容量
C．扩大CPU中通用寄存器的数量
D．既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
- 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。
A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式
- 为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。
A．通用寄存器 B．堆栈 C．存储器 D．外存
- 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ D ）。
A．8，512 B．512，8 C．18，8 D．19，8
解析：
内存的地址线跟内存的容量有关，类似于有1万个人有电话，电话号码就至少得5位一样，只不过区别是电脑内部用二进制而不是十进制。内存的容量有多少，是用多少个二进制数表示，那么地址线的条数就是多少个，比如容量是4位的，用两个2进制数表述，那么地址线就是2条，8位的，用三个2进制数表示，地址线就应该是3条，这样推下来，内容容量是能用多少个二进制数表示，相当于1个二进制数的2的多少次，那么地址条数就是多少。512k应该指的是512KB，相当于4Mb（按照1比8换算），需要用22位二进制数表示，相当于2的22次，所以用22条地址线。数据线指一次传输的数据的宽度，8位的宽度应该用8根数据线。
- 定点运算器用来进行（ B ）。
A．十进制加法运算 B．定点数运算
C．浮点数运算 D．既进行定点数运算也进行浮点数运算
- 直接．间接．立即3种寻址方式指令的执行速度，由快至慢的排序是（ C ）。
A．直接．立即．间接 B．直接．间接．立即
C．立即．直接．间接 D．立即．间接．直接
- 寄存器间接寻址方式中，操作数处在（ B ）。
A．通用寄存器 B．主存单元
C．程序计数器 D．堆栈
- 微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式，其基本思想是（ C ）。
A．用程序计数器PC来产生后继微指令地址
B．用微程序计数器µPC来产生后继微指令地址
C．通过微指令顺序控制地段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址
D．通过指令中指定一个专门字段来控制产生后继微指令地址
- 两补码相加，采用1位符号位，当（ D ）时，表示结果溢出。
A. 符号位有进位 B. 符号位进位和最高数位进位异或结果为0
C. 符号位为1 D. 符号位进位和最高数位进位异或结果为1
- 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ A ）。
A．1M B．4MB C．4M D．1MB
解析问题：
1．某计算机字长为32位,其存储容量为16MB,若按双字编址,它的寻址范围是多少
2．某机字长为32位,存储容量为64MB,若按字节编址.它的寻址范围是多少?
解答：
我的方法是全部换算成1位2进制的基本单元来算。先计算总容量，如第一题中是16mb中，一B为8位，也就是8个一位基本单元组成，16M=2^24位=2^24个一位基本单元。所以总的基本单元是2^24*8。
一个字长是n位，就是说一个字是由n个一位基本单元组成。按照字来编址就是说由一个字所包含的一位基本单元的个数作为一个地址单元，它对应一个地址。同理，双字编址就是两个字所包含的的基本单元数作为一个地址单元。由于一个字节（1B）永远是8位，所以按字节编址永远是8个一位基本单元作为一个地址单元。寻址范围就是说总共有多少个这样的地址。
第一题中一个字长是32位，对于按字编址来说一个地址单元有32个基本单元，按双字编址则是一个地址单元有64个，按字节是8个，总容量是2^24*8个。所以按字编址的地址数是2^24*8/32个，按双字是2^24*8/64个，按字节是2^24*8/8个。因此，第一题答案是2^21=2M。
同理，第二题答案是2^26*8/8=2^26=64M。
- 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。
A．20 B．28 C．30 D．32
这个题目其实就是要计算地址总线和数据总线的引脚数。
既然是8位宽带，那数据线引脚就要8个，1M个存储单元需要20根地址线，因为2的20次方等于1M，所以这个芯片的引脚数目至少为1+1+1+1+8+20=32（电源+地+E+R/W+数据线+地址线）
- 存储单元是指（ B ）。
A．存放1个二进制信息位的存储元 B．存放1个机器字的所有存储元集合
C．存放1个字节的所有存储元集合 D．存放2个字节的所有存储元集合
- 指令周期是指（ C ）。
A．CPU从主存取出一条指令的时间
B．CPU执行一条指令的时间
C．CPU从主存取出一条指令加上执行一条指令的时间
D．时钟周期时间
- 中断向量地址是（ C ）。
A．子程序入口地址 B．中断服务程序入口地址
C．中断服务程序入口地址指示器 D．例行程序入口地址
- 从信息流的传输速度来看，（ A ）系统工作效率最低。
A．单总线 B．双总线 C．三总线 D．多总线
- 同步控制是（ C ）。
A．只适用于CPU控制的方式 B．只适用于外围设备控制的方式
C．由统一时序信号控制的方式 D．所有指令执行时间都相同的方式
- 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ C ）的时间。
A．指令周期 B．机器周期 C．存储周期 D．总线周期
- 计算机硬件能直接执行的是（ C ）。
A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言
- 运算器的核心部件是（ C ）。
A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器
- 对于存储器主要作用，下面说法是正确（ C ）。
A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序
- 至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是（ C ）。
A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便
- CPU中有若干寄存器，其中存放存储器中数据的寄存器是（ A ）。
A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器
- CPU中有若干寄存器，其中存放机器指令的寄存器是（ D ）。
A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器
- CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是（ C ）。
A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器
- CPU中程序状态寄存器中的各个状态标志位是依据（ C ）来置位的。
A．CPU已执行的指令 B．CPU将要执行的指令
C．算术逻辑部件上次的运算结果 D．累加器中的数据
- 为协调计算机各部件的工作，需要（ B ）来提供统一的时钟。
A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器
- 能发现两位错误并能纠正一位错的编码是( A )。
A．海明码 B．CRC码 C．偶校验码 D．奇校验码
- 下列存储器中，速度最慢的是（ C ）。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器
- 下列部件设备中，存取速度最快的是( B )。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器
- 某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确( C )。
A．18根 B．16K根 C．14根 D．22根
- 计算机的存储器采用分级存储体系的目的是（ D ）。
A．便于读写数据 B．减小机箱的体积
C．便于系统升级 D．解决存储容量．价格与存取速度间的矛盾
- 在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，下面哪项符合这种特点（ B ）。
A．直接映射 B．全相联映射 C．组相联映射 D．混合映射
- 指令系统中采用不同寻址方式的目的主要是（ B ）。
A. 实现程序控制和快速查找存储器地址
B. 缩短指令长度，扩大寻址空间，提高编程灵活性
C. 可以直接访问主存和外存
D. 降低指令译码难度
- CPU组成中不包括（ D ）。
A．指令寄存器 B．地址寄存器 C．指令译码器 D．地址译码器
- 程序计数器PC在下面（ C ）部件中。
A．运算器 B．存储器 C．控制器 D．I/O接口
- CPU内通用寄存器的位数取决于（ B ）。
A．存储器容量 B．机器字长 C．指令的长度 D．CPU的管脚数
- 以硬件逻辑电路方式构成的控制器又称为（ B ）。
A．存储逻辑型控制器 B．组合逻辑型控制器 C．微程序控制器 D．运算器
- 直接转移指令的功能是将指令中的地址代码送入（ C ）部件中。
A．累加器 B．地址寄存器 C．PC寄存器 D．存储器
- 状态寄存器用来存放（ B ）。
A．算术运算结果 B．算术．逻辑运算及测试指令的结果状态
C．运算类型 D．逻辑运算结果
- 微程序放在（ D ）。
A．指令寄存器 B．RAM C．内存 D．控制存储器
- 主机，外设不能并行工作的方式是（ B ）。
A．中断方式 B．程序查询方式 C．通道方式 D．DMA方式
- 禁止中断的功能可由（ D ）来完成。
A．中断触发器 B．中断禁止触发器
C．中断屏蔽触发器 D．中断允许触发器
- 在微机系统中，主机与高速硬盘进行数据交换一般用（ C ）。
A．程序中断控制 B．程序直接控制 C．DMA方式 D．通道方式
- DMA方式数据的传送是以( C )为单位进行的。
A．字节 B．字 C．数据块 D．位
- DMA方式在( A )之间建立的直接数据通路。
A．主存与外设 B．CPU与外设 C．外设与外设 D．CPU与主存
- 冯·诺依曼机工作方式的基本特点是（ B ）。
A．多指令流单数据流 B．按地址访问并顺序执行指令
C．堆栈操作 D．存储器按内部选择地址
- 针对8位二进制数，下列说法中正确的是( B )。
A．－127的补码为10000000 B．－127的反码等于0的移码
C．＋1的移码等于－127的反码 D．0的补码等于－1的反码
- 计算机系统中采用补码运算的目的是为了（ C ）。
A．与手工运算方式保持一致 B．提高运算速度
C．简化计算机的设计 D．提高运算的精度
- 长度相同但格式不同的2种浮点数，假设前者阶码长．尾数短，后者阶码短．尾数长，其他规定均相同，则它们可表示的数的范围和精度为（ B ）。
A．两者可表示的数的范围和精度相同
B．前者可表示的数的范围大但精度低
C．后者可表示的数的范围大且精度高
D．前者可表示的数的范围大且精度高
- 在浮点数原码运算时，判定结果为规格化数的条件是（ D ）。
A．阶的符号位与尾数的符号位不同 B．尾数的符号位与最高数值位相同
C．尾数的符号位与最高数值位不同 D．尾数的最高数值位为1
- 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ C ）。
A．阶符与数符相同
B．阶符与数符相异
C．数符与尾数小数点后第1位数字相异
D．数符与尾数小数点后第1位数字相同
- 在定点运算器中，无论采用双符号位还是单符号位，必须有（ C ），它一般用（）来实现。
A．译码电路，与非门 B．编码电路，或非门
C．溢出判断电路，异或门 D．移位电路，与或非门
- 在定点数运算中产生溢出的原因是（ C ）。
A．运算过程中最高位产生了进位或借位
B．参加运算的操作数超出了机器的表示范围
C．运算的结果超出了机器的表示范围
D．寄存器的位数太少，不得不舍弃最低有效位
- 存储周期是指（ C ）。
A．存储器的读出时间 B．存储器的写入时间
C．存储器进行连续读和写操作所允许的最短时间间隔
D．存储器进行连续写操作所允许的最短时间间隔
- 和外存储器相比，内存储器的特点是（ C ）。
A．容量大，速度快，成本低 B．容量大，速度慢，成本高
C．容量小，速度快，成本高 D．容量小，速度快，成本低
- 某计算机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是（ B ）。
A．0～64K B．0～32K C．0～64KB D．0～32KB
- 某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为（ D ）。
A．64,16 B．16,64 C．64,8 D．16,16
- 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（ D ）。
A．8,512 B．512,8 C．18,8 D．19，8
- 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ C ）。
A．0～1M B．0～512KB C．0～256K D．0～256KB
- 某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是（ A ）。
A．0～1M B．0～4MB C．0～4M D．0～1MB
- 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（ C ）。
A．0～4MB B．0～2MB C．0～2M D．0～1MB
- 某计算机字长为为32位，其存储容量为16MB，若按双字编址，它的寻址范围是（ B ）。
A．0～16MB B．0～8M C．0～8MB D．0～16MB
- 某SRAM芯片，其容量为512×8位，加上电源端和接地端，该芯片引出线的最小数目应为（ D ）。
A．23 B．25 C．50 D．19
- 在虚拟存储器中，当程序在执行时，（ D ）完成地址映射。
A．程序员 B．编译器 C．装入程序 D．操作系统
- 虚拟段页式存储管理方案的特点为( D )。
A．空间浪费大．存储共享不易．存储保护容易．不能动态连接
B．空间浪费小．存储共享容易．存储保护不易．不能动态连接
C．空间浪费大．存储共享不易．存储保护容易．能动态连接
D．空间浪费小．存储共享容易．存储保护容易．能动态连接
- 在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为( A )。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射
- 对某个寄存器中操作数的寻址方式称为( C )寻址。
A．直接 B．间接 C．寄存器 D．寄存器间接
- 变址寻址方式中，操作数的有效地址等于( C )。
A．基值寄存器内容加上形式地址（位移量）
B．堆栈指示器内容加上形式地址
C．变址寄存器内容加上形式地址
D．程序计数器内容加上形式地址
- 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元，如果进栈操作的动作是：(A)→Msp,(SP)－1→SP，那么出栈操作的动作应为( B )。
A．(Msp)→A,(SP)+1→SP B．(SP)+1→SP,(Msp)→A
C．(SP)－1→SP,(Msp)→A D．(Msp)→A,(SP)－1→SP
- 运算型指令的寻址与转移性指令的寻址不同点在于( A )。
A．前者取操作数，后者决定程序转移地址
B．后者取操作数，前者决定程序转移地址
C．前者是短指令，后者是长指令
D．前者是长指令，后者是短指令
- 中央处理器是指( C )。
A．运算器 B．控制器
C．运算器和控制器 D．运算器，控制器和主存储器
- 在CPU中跟踪指令后继地址的寄存器是( B )。
A．主存地址寄存器 B．程序计数器
C．指令寄存器 D．状态条件寄存器
- 指令周期是指( C )。
A．CPU从主存取出一条指令的时间
B．CPU执行一条指令的时间
C．CPU从主存取出一条指令加上执行这条指令的时间
D．时钟周期时间
- 下面描述的RISC机器基本概念中正确的句子是( B )。
A．RISC机器不一定是流水CPU B．RISC机器一定是流水CPU
C．RISC机器有复杂的指令系统 D．CPU配备很少的通用寄存器
- 计算机操作的最小时间单位是( A )。
A．时钟周期 B．指令周期 C．CPU周期 D．微指令周期
- 计算机系统的输入输出接口是（ B ）之间的交接界面。
A．CPU与存储器 B．主机与外围设备
C．存储器与外围设备 D．CPU与系统总线
- 计算机的外围设备是指（ D ）。
A．输入/输出设备 B．外存设备
C．远程通信设备 D．除了CPU和内存以外的其它设备
- 显示器的主要参数之一是分辨率，其含义为（ B ）。
A．显示屏幕的水平和垂直扫描频率
B．显示屏幕上光栅的列数和行数
C．可显示不同颜色的总数
D．同一幅画面允许显示不同颜色的最大数目
- 中断发生时，由硬件保护片更新程序计数器PC，而不是由软件完成，主要是为了( A )。
A．能进入中断处理程序并能正确返回原程序
B．节省内存
C．提高处理机的速度
D．使中断处理程序易于编制，不易出错
- 中断向量地址是( B )。
A．子程序入口地址 B．中断源服务程序入口地址
C．中断服务程序入口地址 D．中断返回地址
- 在I/O设备．数据通道．时钟和软件这四项中，可能成为中断源的是( D )。
A．I/O设备 B．I/O设备和数据通道
C．I/O设备．数据通道和时钟 D．I/O设备．数据通道．时钟和软件
- 中断允许触发器用来( D )。
A．表示外设是否提出了中断请求 B．CPU是否响应了中断请求
C．CPU是否正在进行中断处理 D．开放或关闭可屏蔽硬中断
- 硬中断服务程序结束返回断点时，程序末尾要安排一条指令IRET，它的作用是( B )。
A．构成中断结束命令 B．恢复断点信息并返回
C．转移到IRET的下一条指令 D．返回到断点处
- 在采用DMA方式高速传输数据时，数据传送是( B )。
A．在总线控制器发出的控制信号控制下完成的
B．在DMA控制器本身发出的控制信号控制下完成的
C．由CPU执行的程序完成的
D．由CPU响应硬中断处理完成的
- 周期挪用方式常用于( A )方式的/输入输出中。
A．DMA B．中断 C．程序传送 D．通道
- 如果有多个中断同时发生，系统将根据中断优先级最高的中断请求。若要调整中断事件的响应次序，可以利用( D )。
A．中断嵌套 B．中断向量 C．中断响应 D．中断屏蔽
- 通道对CPU的请求形式是( B )。
A．自陷 B．中断 C．通道命令 D．跳转指令
- CPU对通道的请求形式是( D )。
A．自陷 B．中断 C．通道命令 D．I/O指令
三、填空
- 浮点数规格化时的精度由尾数的位数决定，范围由阶码的位数决定。
- 三态门比普通状态（高电平、低电平）多哪一个状态？高阻态（悬空）。
- Am2901芯片是运算器作用的部件，它的两个主要功能是：作为运算器、作为定序器（确定下一条微指令的指令）。
- Am2910芯片是寄存器作用的部件。
- 运算器可以实现算术运算和逻辑运算。
- BCD码 ：用4位二进制代码表示一位十进制数，最常见的BCD码是8421码。
- 根据操作数的位置，指出寻址方式：
操作数在寄存器中，称为寄存器寻址方式：
操作数地址在寄存器中，称为寄存器间接寻址方式；
操作数在指令中，称为立即寻址方式；
操作数地址在指令中，称为直接寻址方式。 - 设形式地址为D，以直接寻址方式，有效地址为：D；
以间接寻址方式，有效地址为：（D）；
以相对寻址方式，有效地址为：（PC）＋Ｄ;
以寄存器寻址间接寻址方式，有效地址为：（Ri）;
以基址寻址方式，有效地址为：D+（BR）；
以变址寻址方式，有效地址为：D+（IX）。
- 浮点数向左规格化的原则：尾数左移一位，阶码减１。
浮点数向右规格化的原则：尾数右移一位，阶码加１。
- 在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵循分段的原则，包括：1.把相斥性的微命令分在同一段中；2.一般每个小段要留出一个状态，表示：本段不执行任何操作。
- 补码定点加减运算的溢出判断有两种方式，分别是：用一位符号位判断溢出和用两位符号位判断溢出。
- 规格化浮点数的判断依据是：尾数的绝对值在0.5和１范围内。
- 所谓寻址方式是：找出有效地址的方式。
- 基址寻址：操作数的有效地址＝形式地址＋基地址。
- 在计算机中存放指令地址的寄存器叫PC（程序计数器）。
- 在取指令之前，首先把PC的内容送到地址（MAR）寄存器中，然后由CPU发出读命令，把指令从地址寄存器所指定的内存存储单元中取出来，送到CPU的指令寄存器中。
- 控制器的设计方法有两种，分别是：组合逻辑设计和微程序设计。
- 影响并行加法器的两个因素是：进位信号和传递时间。
- 微程序控制的计算机中的控制存储器CM是用来存放微程序。
- 编码左移、右移的计算结果。补码为11110101，算术左移１位后得11101010，算术右移一位后得11111010。
- -0的反码表示为：1.1111111（假设数据有8位，用二进制表示）。
０的原码、补码、反码、移码（8位二进制数表示）
|
|
原码 |
补码 |
反码 |
移码 |
| +0 |
0.0000000 |
0.0000000 |
0.0000000 |
1,0000000 |
| -0 |
1.0000000 |
0.0000000 |
1.1111111 |
1,0000000 |
- 控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。
- 根据编码方式，微指令分成水平型微指令和垂直型微指令两种类型。水平型微指令可以同时执行若干个微操作，所以执行机器的速度比垂直型微指令快。
- 阶码８位（最左一位为符号位），用移码表示，尾数为24位（最左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶码为FFH，尾数为7FFFFFＨ，绝对值最小的负数的阶码为FFH，尾数为800000Ｈ（用十六进制表示）。
- 影响流水线性能的因素主要反映在访存冲突和相关问题两个方面。
四、简答题
- 设x=0.11011，y=0.10111，用变形补码计算x+y的值，同时指出结果是否溢出。
解：[x]补’=00.11011，[y]补’=00.10111，则[x]补’+[y]补’=00.11011+00.10111=01.10010，
符号位为“01”，表示溢出。由于第一位符号位为0，表示正溢出。
- AM2901器件中的Q寄存器的用途是什么，为什么需要它与通用寄存器一起移位？
解：主要用途是运算器，在进行逻辑运算时用于存放部分积；进行除法运算时，用作商寄存器。目的：为了乘除法的需要。
- 试问CPU中有哪些主要的寄存器，它们各自的功能是什么？
解：地址寄存器AR：存放将被访问的存储单元的地址；
数据寄存器DR：存放欲存入存储器中的数据或最近从存储器中读出的数据；
指令寄存器IR：存放从存储器中取出的待执行的指令。
程序计数器PC：存放正在执行的指令的地址或接着将要执行的下一条指令的地址。
累加寄存器AC：为ALU提供一个工作区，暂时保存一个操作数或运算结果。
状态字寄存器PSW：用来表征当前运算的状态及程序的工作方式。
- 假设某机器有86条指令，平均每条指令由12条微指令组成，其中一条是取指微指令。取指指令是公用的，已知微指令字长48 位。请问控制存储器的容量需多大？
解：共有微指令(12－1)×86+1=947条，故控制存储器的容量为947×48 =45456位。
- 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
解：从时间上讲，取指令事件发生在“取指阶段”，取数据事件发生在“执行阶段”。故在取指阶段从存储器取出的信息即为指令，在执行阶段从存储器取出的信息为数据。
- 简要说明组合逻辑与微程序的控制器组成的异同之处，两种控制器各自的优缺点。
解：组合逻辑与微程序控制器相同之处是根据指令操作码和时序信号，产生各种控制信号，以便正确地建立各种数据通路，完成取指令和执行指令的控制。
组合逻辑的优点是由于控制器的速度取决于电路延迟，所以速度较快。缺点是由于将控制部件看成专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过其他的修改添加新功能。
微程序控制的优点是同组合逻辑控制器相比，具有规整性、灵活性、可维护性等一系列优点。缺点是由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，故影响了速度。
- 说明得到下一条微指令地址有哪些方式，各自在什么情况下？
解：地址译码器：用于取指令结束后根据指令操作码译码后产生的微程序入口地址；
硬件产生的初始入口地址：用于设定开机后执行的第一条微指令地址；
PC：用于微程序的顺序执行；
下地址字段：用于微程序中的转移；
微堆栈：用于微程序的返回。
- 什么是指令周期，机器周期和时钟周期（微节拍）的含义以及他们之间的关系。
解：指令周期：CPU每取出并执行完一条指令所需的全部时间。机器周期：从内存读取一条指令的最短时间。时钟周期：一个时钟脉冲所需要的时间。
关系：一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期。每个指令周期中的机器周期数可以不等，每个机器周期中的时钟周期也可以不等。
- 简述浮点运算中溢出的处理问题。
解：溢出就是超出了机器数所能表示的数据范围，浮点数的范围是由阶码决定的。当运算阶码大于最大阶码时，属溢出；当运算阶码小于最小负阶码时，计算机按0处理。
- 在机器数中，“零”有+0和-0之分，请说明原码、补码和反码中，哪种编码中“零”的表示是唯一的？并分别写出这三种编码中-0的的表示（设机器字长为8位）。
解：补码中的“0”的表示是唯一的。[-0]原=1.0000000，[-0]反=1.1111111，[-0]补=0.0000000
- 在寄存器-寄存器型，寄存器-存储器型，存储器-存储器型这3类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？
解：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。
- 设有主频为16MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：(1)存储器为“0等待”，求出机器速度。(“0等待”表示存储器可在一个机器周期完成读/写操作，因此不需要插入等待时间) ；(2)假如每两个机器周期中有一个是访存周期，需插入1个时钟周期的等待时间，求机器速度。
解：(1)存储器为“0等待”时：时钟周期=1/16MHz=1/(16*106)=0.0625*10-6=62.5ns，机器周期=62.5ns*2=125ns，指令周期=125ns*2=250ns，机器运算速度=1/250ns=0.004*109=4MIPS
(2)访存周期=62.5ns*3=187.5ns，指令周期=125ns+187.5ns=312.5ns，机器运算速度=1/312.5ns=0.0032*109=3.2MIPS
- 在计算机中实现乘法运算一般可用软件、硬件（组合逻辑）和微码控制3种方式。请简述：（1）、实现上述3种方法的基本原理；（2）、各种方法实现时所需配备的硬件设备；（3）、各种方法速度比较。
解：（1）、软件实现乘法是用加法指令、移位指令、判断转移指令来实现的；硬件是采用专用的阵列乘法器来实现的；微码控制是用微程序来实现乘法步骤的判断相加、移位过程。
（2）、软件实现乘法需要CPU支持加法指令、移位指令、判断转移指令即可，所需硬件最少；硬件实现乘法需要专用的加法器，而且所需的这种器件比较多；微码控制只需要在微控存中加入相应的微程序段即可，这样只要适当增加控存ROM的大小就可以实现。
（3）、硬件实现的速度最快，微码次之，软件实现最慢
五、综合题
- 某运算器数据通路如下图所示：
（1）、指出相容性和相斥性微操作；
（2）、用字段直接编译法设计适用于此运算器的微指令格式；
（3）、画出计算1/2(a-b)→R2的微程序流程图。
解: (1)、相斥性的微操作有如下五组：移位器（R、L、V）、ALU（＋、－、M）、A选通门的4个控制信号、B选通门的7个控制信号、寄存器的输入与输出控制信号，即输入时不能输出，反之亦然
相容性的微操作：ALU的任一信号与加1控制信号；寄存器的4个输入控制信号；
五组控制信号中组与组之间。
（2）、每一小组的控制信号由于是相斥性的，故可以采用字段直接译码法。微指令格式如下：
(3)考虑取指周期，则微程序流程图如下，其中执行周期仅用一条微指令即可。
- 某机器字长16位，直接寻址空间128位，变址时的位移量是-64~+63，16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址要求：1.直接寻址的两地址指令3条；2.变址寻址的一地址指令6条；3.寄存器寻址两地址指令8条；4.直接寻址一地址指令12条；5.零地址指令32条。试问还有多少种代码未用？若安排寄存器寻址的一地址指令，还能容纳多少条？
解：1、直接寻址的二地址指令3条
| 2 |
7 |
7 |
| OP |
A1 |
A2 |
操作码取值00、01、10时，指明3条直接寻址的二地址指令。操作码取值11时，表明不是上述类型的指令。
2、变址寻址的一地址指令6条
| 2 |
3 |
4 |
7 |
| 11 |
OP |
X |
A |
前两位为11且OP取值为000~101时，指明6条变址寻址的一地址指令，前两位为11且OP取值为110、111时，表明不是上述两种类型的指令。
3、寄存器寻址的二地址指令8条
| 5 |
3 |
4 |
4 |
| 11110 |
OP |
R1 |
R2 |
前5位取值11110，OP取值000~111时，指明8条寄存器寻址的二地址指令。
4、直接寻址的一地址指令12条
| 5 |
4 |
7 |
| 11111 |
OP |
A |
前5位取值11111，OP取值0000~1011时，指明12条直接寻址的一地址指令。
5、零地址指令32条
| 9 |
7 |
| 111111111 |
OP |
前9为取111111111，OP取值0000000~0011111指明32条零地址指令。
- 某机主存容量为4M*16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式。试回答以下问题：
（1）、画出一地址指令格式并指出各字段的作用
（2）、该指令直接寻址的最大范围
（3）、一次间接寻址和多次间接寻址的寻址范围
（4）、立即数的范围（十进制表示）
（5）、相对寻址的位移量（十进制表示）
解：（1）、单字长一地址指令格式如下：
| OP |
M |
A |
| 7 |
3 |
6 |
各字段的作用：
OP——操作码字段，提供至少108种指令操作码
M——寻址方式码字段，指出6种寻址方式
A——形式地址字段，给出寻址所需的形式地址
（2）、A为6位，故该指令直接寻址的最大范围为26=64字。
（3）、一次间接寻址的范围为216=64K字；多次间接寻址的范围为215=32K字。
（4）、补码表示范围是1FH~20H；十进制表示为-32~+31；无符号数表示为0~63。
（5）、相对寻址的位移量范围在采用补码表示时立即数的范围为-32~+31。
- 某机字长16位，主存容量为64KB，指令为单字长指令，有50种操作码，采用页面、间接和直接寻址方式。
（1）、指令格式如何安排？
（2）、存储器能划分成多少页面？每页多少单元？
（3）、能否再增加其他寻址方式？
解：（1）、有50种操作码，OP字段占6位，页面寻址可用PC高8位（PCH）与形式地址D（8位）拼接成有效地址，设寻址模式 X占2位，故指令格式如下：
寻址模式定义如下：
X=00 直接寻址有效地址：E=D
X=01 页面寻址有效地址：E=PCH-D
X=10 间接寻址有效地址：E=(D)
X=11
（2）、按照上述指令格式，PC高８位形成主存256个页面，每个页面有256个单元。
（3）、按照上述指令格式，寻址模式x=11尚未使用，故可增加一种寻址方式，由于PCH中给定的寄存器中尚可使用PC，故可以增加相对寻址方式，有效地址为E=PC+D，如不用相对寻址，还可以使用立即数寻址方式，此时形式地址D为8位的操作数。
当位移量（形式地址）D变成7位时，寻址模式可变成3位，原则上可以使用更多的寻址方式，但是现在由于CPU没有其他更多的寄存器，因此不能增加其他方式的寻址。
- 是主机：CPU、存储器和输入输出接口合起来构成计算机的主机。
- CPU：中央处理器，使计算机的核心部件，由运算器和控制器构成。
3、ALU：算术逻辑运算单元，执行各种算术运算和逻辑运算。
4、指令：构成计算机软件的基本元素，表示成二进制数编码的操作命令。
5、位： 计算机中的一个二进制数据代码（0或1），计算机中数据的最小表示单位。
6、字长：一个数据字中包含的位数，一般为8位，16位，32位或64位等。
7、操作系统：主要的系统软件，控制其它程序的运行，管理系统资源并且为用户提供操作界面。
8、汇编程序：将汇编语言程序翻译成机器语言程序的计算机软件。
9、汇编语言：采用文字方式（助记符）表示的程序设计语言。
10、编译程序：将高级语言程序转换成机器语言程序的计算机软件。
11、解释程序：解释执行高级语言程序的计算机软件，解释并执行源程序的语句。
12、接口：部件之间的连接电路，如输入输出接口是主机与外围设备之间传输数据与控制信息的电路。
13、伪指令：汇编语言程序通常还提供有关该程序装入内存中的位置的信息、表示程序段和数据段开始或结束的信息以及表示程序的开始和结束的信息等，还可以有条件汇编、文件包含、常熟定义等信息。表示这些信息的汇编指令称为伪指令。
14、虚拟地址：在虚拟存储器中，CPU根据指令生成的地址，又称为逻辑地址。
15、机器语言：是一种用二进制代码标识的能够被计算机硬件直接识别和执行的语言。
1、原码：带符号数据表示方法之一，一个符号位表示数据的正负，0代表正号，1代表符号，其余的代码表示数据的绝对值。
2、补码：带符号数据表示方法之一，正数的补码与原码相同；负数的补码是将二进制位按位取反后自阿最低位加1
3、反码：带符号数据表示方法之一，正数的反码与原码相同；负数的反码是将二进制位按位取反。
4、移码带符号数据表示方法之一，符号位用1表示正号，0代表负号，其余为与补码相同
5、阶码：在浮点数据编码中，表示小数点的位置的代码
6、尾数：在浮点数据编码中，表示数据有效值的代码。
7、上溢：指数据的绝对值太大，以致大于数据编码所能表示的数据范围。
8、下溢：指数据的绝对值太小，以致小于数据编码所能表示的数据范围。
9、Booth算法：一种带符号数乘法的方法，它采用相加和相减的操作计算补码数据的乘积。
10、海明距离：在信息编码中，两个合法代码对应位上编码不同的位数。
11、检错码：能够发现某些错误或具有自动纠错能力的数据编码。
12、纠错码：能够发现某些错误并具有自动纠错能力的数据编码。
13、海明码：一种常见的纠错码，呢观念检测出2位错误，并能纠正1位错误。
14、循环码：一种纠错码，其合法码字移动任意位后的结果仍然是一个合法码字。
15、桶形移位器：一种移位电路，具有移2位、移4位和移8位等功能。
16、半加器：半加器电路时只对两个输入数据位进行加法，输出一个结果位，不考虑数据的进位，也不产生进行输出的加法器电路。
17、阶码上溢：在浮点数中，当数据的绝对值太大，以至于大于阶码所能表示的数据，称为阶码上溢。
18、机器零：在浮点数据编码中，尾数部分为0时不论其阶码为何值，都看作是零值，称为机器零。
19、简叙奇偶校验码的构成规则：
（1）偶校验码的构成规则：所有信息位和单个校验位的模2加等于0，即每个码字（包括校验位）中1的数目为偶数。
（2）奇校验位的构成规则：所有信息位和单个校验位的模2加等于1，即每个码字（包括校验位）中1的数目为奇数。
20、浮点数乘除法运算的五个步骤是什么？
1、阶码的加减运算。2、尾数的乘除法运算。3、规格化。4、对结果进行舍入。5、检查结果是否溢出，即检查阶码是否溢出。
1、RAM：随机访问存储器，能够快速方便地访问地址中的内容，访问的速度与存储位置无关。包括：SRAM静态随机访问存储器，DRAM动态随机访问存储器。
2、ROM：只读存储器，只能读取不能写入。
3、PROM：可编程的ROM，可被户编程一次。
4、EPROM：可擦写可编程的ROM，可以被用户编程多次。
5、相联存储器：一种按内容的存储器，每个存储单元有匹配电路，可用于cache中查找数据。
6、多体交叉存储器：由多个相互独立、容量相同的存储器构成的存储器。每个存储器独立工作，读写操作重叠进行。
7、直接映像：cache的一种地址映像方式，一个主存块只能映像到cache 中的唯一对一个指定块。
8、组相联映像：cache的一种地址映像方式，将存储器空间分成若干组，各组之间是直接映像，而组内各块之间则是全相联映像。
9、全写法：cache命中时的一种更新策略，写操作时将数据既写入cache又写入主存。
10、写回法：cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替代出去时才写回主存。
11、虚拟存储器：在内存与外存间建立的层次体系，使得程序能够像访问主存储器一样访问外部存储器，主要用于解决计算机中主存储器的容量问题。
12、按写分配：cache不命中时的一种更新策略，写操作时把对应的数据块从主存调入cache。
13、简叙静态存储器的读操作：（1）外部电路驱动芯片的地址线，将需要读取的数据的二进制地址送到存储器芯片（2）将WE*控制信号置高电平，将CS*信号和OE*信号置低电平。
（3）存储器芯片开始读操作，然后驱动数据输出咸，将存储的数据输出。
14、cache：cache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现或集成到CPU芯片内部，存储CPU最经常访问的指令或操作数据。
15、数据寄存器：是存放操作数运算和运算的重点结果，以减少访问存储器的次数，或者存放从存储器读取的数据以及写入存储的数据的寄存器。
15、从结构上提高存储器的带宽的措施有哪些？他们的特点是什么？
措施：增加存储器的数据宽度和采用多提交叉存储技术。
16、在计算机中常用的寻址方式有哪几种？
(1)立即数寻址（2）寄存器寻址（3）直接寻址（4）寄存器间接寻址（5）基址变址寻址。
17、全相联映像：cache的一种地址映像方式，每个主存块可映像到任何cache块。
18、堆栈：是一中存储部件，即数据的写入和读出不需要提供地址，而是根据写入的顺序决定读出的顺序：先存入的数据后读出，后写入的数据先读出。
19、只读存储器：是一种只能读取数据不能写入数据的存储器。他勇于存储计算机中的一些固定的信息。
20、cache的常用替换算法：随机法、先进先出法、近期最少使用法等。
随机法：使随机地确定替换存储单元。
先进先出法：替换最早调入的存储单元，cache中的块就像一个队列一样，先进入的县调出。
近期最少使用法：能比较好的利用访存局部性原理，替换出近期用得最少的存储块。
21、快闪存储器：快擦存储器，它是在EPROM和EEPROM 的制造技术基础萨化工发展起来的一种新型的电可擦非挥发性存储器元件。
22、cache命中率：访问主存的数据或代码存在于cache中的情形为cache命中，cache命中的统计概率为cache的命中率。
23、段式虚拟存储器的优点是用户地址空间分离，段表占用存储空间数量少，管理简单。段式虚拟存储器的缺点是真个段落必须一起调入或调出，这样使得段长不能大于内存容量。
24、一般而言，需要在一条机器指令中包含以下的信息（1）操作的类型（2）操作数的存书位置（3）操作结果的存储位置
25、一条转移指令的操作过程是：1）取指令，将程序计数器PC 的内容作为地址访问指令存储器，并将PC的内容加上指令的字节数，访问到的内容传送到指令寄存器IR。（2）指令译码。对指令寄存器中的操作码进行译码，识别指令操作类型。（3）更新指令地址，计算吓一跳指令的地址，并将计算结果送入PC。
第四章
1、助记符：汇编语言中采用的比较容易记忆的文字符号，表示指令中的操作码和操作数。
2、寻址方式：对指令的地址码进行编码，以得到操作数在存储器中地址的方式。
3、RISC：精简指令系统计算机。
4、CISC：复杂指令系统计算机。
5、相对转移：一种形成转移目标地址的方式，转移指令的目标指令地址是由PC寄存器的值加上一个偏移量形成的。
6、绝对转移：一种形成转移目标地址的方式，转移指令的目标指令地址是有效地址直接指定，与PC寄存器的内容有关。
7、条件转移：一种转移指令类型，根据计算机中的状态决定是否转移。
8、无条件转移：一种转移指令类型，不管状态如何,一律进行转移操作。
9、指令格式：计算机指令编码的格式。
10、指令字长度：一个指令中所包含的代码的位数。
11、相对寻址方式：操作数的寻址是程序计数器PC的值加上一个偏移量，因为访问的数据位置时相对于指令的位置。因此称为相对寻址方式。
12、在计算机中常用的寻址方式有哪几种？
(1)立即数寻址（2）寄存器寻址（3）直接寻址（4）寄存器间接寻址（5）基址变址寻址。
13、指令系统：计算机中各种指令的集合称为指令系统，或指令集。
14、简叙RISC技术的主要特征。
（1）简化的指令系统（2）以寄存器——寄存器方式工作。（3）指令一流水方式工作。（4）使用较多的通用寄存器一减少访存。（5）委提高直立茎能够执行速度，绝大部分采用组合电路控制器实现，不用或少用微程序实现。
（6）通过精心选择的指令系统，并采用软件手段，特别是优化变异技术，力求能高效的支持高级语言实现，生成优化的机器指令代码。
15、计算机的CPU具有哪些方面的基本功能？（1）指令控制，控制指令的执行顺序，对程序运行的控制。（2）操作控制，对指令的各个操作步骤，及指令内操作补助的控制。（3）数据运算，对数据进行算术和逻辑运算，以实现按计算机指令所规定的功能。（4）异常处理和中断处理，对CPUneibu出现的意外情况进行处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等。
16、常见指令的类型包括：
(1)数据传送指令（2）算术运算指令（3）逻辑运算指令（4）程序流控制指令
（5）输入输出操作指令（6）堆栈操作指令（7）字符串处理指令（8）系统指令
17、地址码：指令中指定操作数地址的字段。
操作码：指令中指定操作类型的字段。
18、MIPS处理器的主要特征是：
（1）指令格式简单。只有三种指令格式，美中指令格式中的数据寻址方式是固定的。（2）采用流水执行方式提高指令执行速度。（3）使用32个通用寄存器。（4）采用“比较与转移”指令，从而使比较和转移这两个动作在以太哦一条指令内便可完成，并不需要设置条件码。
1、指令周期：从一条指令的启动到下一条指令的启动的间隔时间。
2、机器周期：指令执行中每一步操作所需要的时间。时钟周期：计算机的主频周期一个指令周期一般需要几个机器周期完成，一个机器周期需要几个时钟周期。
3、硬连线逻辑：一种控制器逻辑，用一个时序电路产生时间控制信号，采用组合逻辑电路实现各种控制功能。
4、微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成，
5、微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分。
操作控制部分包含一个机器周期中每个位操作所需要的全部控制信号的编码，用来发出管理和指挥全机工作的控制信号。即控制字。
顺序控制部分用来决定产生下一条微指令的微地址。
6、微地址微指令在控制存储器中的存储地址。
7、水平型微指令：一次呢观念地一并执行多个并行操作控制信号的微指令。
8、垂直型微指令：一种为指令类型，设置为操作码字段，采用为操作码编码法，由微操作码规定微指令的功能。
9、控制存储器：微程序型控制器中存储微指令的存储器。
10、微程序控制器主要由哪几部分构成？各部分的功用是什么？
答：微程序控制器主要由控制存储器、微指令寄存器、微地址寄存器和地址转移逻辑等构成
（1）控制存储器：存放实现全部指令系统的所有微程序2）微指令寄存器：存放由控制存储器中独处的意条为指令信息。3）微地址寄存器：存放将要访问的下一条微指令的微地址
（4）地址转移逻辑部分：能够测试执行中的状态信息，修改为地址寄存器中的内容，以便按修改后的内容去读下一条微指令。
11、在专用通路计算机中，一条运算指令的执行需要哪四个阶段？他们都执行什么动作？
1）取指令，将程序计数器PC的内容作为地址访问指令存储器。将PC内容加上指令的字节数，访问到的内容传送到指令寄存器IR中。2）指令译码及读取操作，对指令寄存器中的操作进行姨妈识别指令类型，并根据指令地址码从寄存器或数据存储器中读取操作数，将操作数送ALU的输入端。3）执行，控制其向ALU发送操作命令，ALU 对A端和B端的数据执行指令制定的运算操作。4）写回，将运算结果写回到结果寄存器，累加器，存储器
12、微指令中，控制字的编码方式有三种：
（1）直接表示法：这种方法的特点是简单直观，控制字的输出直接用于操作koingzhi。
（2）编码表示法：微代码的分组减少了控制存储器所需要存储的代码数量，但是编码的微指令代码需要译码后才能成为控制信号。
（3）混合表示法：能综合考虑微指令字长、灵活性和执行速度方面的要求。
13、产生后继微指令微地址可有三种方式：
（1）计数器方式，由称增量方式。，用微程序uPC来产生下一条微指令的微地址，将微程序中的各条微指令按执行顺序安排在控制存储器中，后继微地址由现行微地址加上一个增量形成。
（2）断定方式：断定方式根据机器状态决定下一个微指令的微地址，下一个微指令，下一条微指令的微地址包含在担欠微指令的代码中。
（3）结合方式，结合方式就是把增量方式与断定方式相结合。
14、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在一个存储器中，需要时从这个存储器中读取。也就是把操作控制信号变成微指令，存放在一个专门的存储器中。一条机器指令的功能通常用许多微指令组成的序列来实现，这个微指令叫做微程序。在计算机运行时，一条又一条的读出这些微指令，从而产生各种操作控制信号。
15、组合逻辑性控制器：以硬连线方式组合逻辑型控制器产生各种控制信号的控制器。
第六章
1、总线事务：总线操作的请求方与响应方之间的一次通信。
2、总线协议：总线通信同步副ize，规定时限总线数据传输的定时规则。
3、菊花链方式：各申请总线的设备合用一条总线作为请求信号线，而总线控制设备的响应信号线则串接在各设备间。
4、独立请求方式：集中式总线裁决方式之一，每一个设备都有一个独立的总线请求信号线送到总线控制器，控制器也给各设备分别发送一个总线响应信号。
5、计数器定时查询方式：集中式总线裁决方式之一，设备要求使用总线时通过一条公用请求线发出，总线控制器按计数器的值队各设备进行查询。
6、系统总线：处理器总线，连接处理器和主存，使计算机系统的主干。
7、消息传输：总线的信息传输方式之一，将总线需要传送的数据信息、地址信息和控制信息等组合成一个固定的数据结构以猝发方式进行传输。
8、总线裁决：决定总线由哪个设备进行控制的方式称为总线裁决方式.。
总线裁决的控制方式可分为集中式控制和分布式控制两种。集中式总线裁决包括链式查询方式，计数器定时查询方式和独立请求方式三种。
9、总线接口：连接在总线上的设备与总线的连接电路。
系统总线接口的基本功能：（1）控制，控制功能是传递总线上的控制信息，主设备会通过总线接口向从设备发出控制信息。
（2）数据缓存，所数据缓存功能是在总线传递信息是，在总线接都种临时存放数据内容。
（3）状态设置，状态设置是通过总线和转移从设备的工作信息，主设备需要了解从设备的信息，以便启动进一步的操作。
（4）数据转换，某些总线接口需要对传递的数据进行转换。
10、消息：是一种固定格式的数据，又称为数据包。
11、提高总线信号速度的主要措施有：
（1）增加总线宽度。（2）增加传输的数据长（3）缩短总线长度
（4）降低信号电平 （5）采用差分信号 （6）采用多条总线
12、串行传输：是指数据的传输在一条信号线路上按位进行的传输方式。
并行传输：是指数据的传输每个数据为都需要单独一条传输线的传输方式。
13、同步通信：在一个公共的时钟信号控制下进行数据的传输方式。
异步通信：采用握手信号来控制数据的传输方式。
14、总线周期是主设备占用总线进行一次数据传输的时间。从请求总线到完成总线使用的操作序列称为总线事务，它是在一个总线周期中发生的一系列活动。典型的系统作镍铬丝案的事务包括请求操作、裁决操作、地址传输、数据传输和总线释放操作。
15、USB是由pc机厂商开发的一种串行总线。USB是一个较复杂的标准总线，采用较复杂的数据包格式和传输协议支持各种外围设备的各种操作类型，在主机端和外设端都要求大量的软件支持。该总线已成为事实上的工业标准。适合于计算机与外围设备之间或者计算机之间的高速通信。高速传输方式主要用于视频设备、大容量存储设备的数据传输。目前，采用USB总线的外围设备已经十分丰富，包括打印机、鼠标器等各种外围设备，还有U盘。U盘是采用USB接口的快闪存储器，可实现磁盘的功能。
16、PCI是系统板上的总线，他可支持需要对主存或相互之间进行快速访问的多种适配器，并且允许主机以全速进行访问。这个总线是一种时钟同步型输入/输出总线，总线接口上所有的信号的逻辑和时序都作了严格的定义，数据线为32位，可扩充到64位。PCI总线支持隐含的总线裁决，即当一个总线设备占用PCI总线时，另一个总线可同时请求总线，总线能够进行裁决。
17、数据通路：通常把寄存器与运算器之间传递信息的线路连同这些部件称为“数据通路”
18、传输速率：它指通道在传输数据时，1秒钟时间内传输的位数（bps），即传输速率。
1、分辨率：衡量显示器显示清晰度的指标，以像素的个数为标志。
2、灰度级显示器所显示的像素点的亮度差别。
3、归零制：一种磁盘信息记录方式，正脉冲表示1，负脉冲表示0，在激烈下一个信息之间记录电流要恢复到零电流。
4、不归零制：一种磁盘信息记录方式，磁头线圈上始终有电流，、正向电流代表1，反向电流代表0。
5、调相制：一种磁盘信息记录方式，在一个磁化元的中间位置，利用电流相位的变化进行写1或者写0。
6、调频制：一种磁盘信息记录方式，写1电流的变化频率是写0电流频率的2倍。
7、寻道时间：在磁盘中，将磁头定位到所要求的磁道上所需要的时间。
8、波特率：是码元传输速率，只没秒钟通过信道传输的码元数。
比特率：信息位传输速率，每秒钟通过信号传输的有效信息量。
1、统一编址：一种外围设备的寻址方法，将输入输出设备中的控制寄存器，数据局寄存器，状态寄存器和内存单元一样看待，将它们和内存单元联合在一起编排地址。
2、单独编址：一种外围设备的巡至方法，采用专门的控制信号进行输入输出操作，内存的地址空间和输入输出设备的地址空间是分不开的。
3、单级中断：简单的处理中断方法，与多极中断对应，各种中断的优先级一样，在处理一个中断时不响应另一个中断请求，所以是单重中断。
4、多极中断：处理多重中断的方法，采用按优先级的方法，在处理某级中断时，与他同级的中断或比它低级的中断请求不能中断它的处理，而比它优先级高的中断请求则能中断它的处理。
5、中断屏蔽：在处理中断时阻止其他中断。
6、现场保护：接受中断时保存CPU 工作信息，如各寄存器的值。
现场恢复：CPU从中断处理程序返回前，将专门存储的信息恢复到相应的寄存器中。
7、中断向量：由发出中断请求的设备通过输入输出总线主动向CPU发出一个识别代码。
8、自陷：由CPU的某种内部因素引起的内部中断。
9、软件中断：由自陷指令引起的中断。
10、通道命令：通道控制器自己的指令，可完成输入输出操作。
11、中断：发生了一个外部的事件时，调用相应的处理程序的过程。
12、简叙在比较简单的处理方式下，CPU响应中断的步骤。
（1）关中断，进入一个短暂不在响应中断的状态
（2）保存现场信息，为了中断处理结束之后，能恢复原来的状态继续执行，将现场相关寄存器信息作专门存储。
（3）识别发出中断的外围设备，判断中断信号，确定中断来源，形成中高端服务程序入口地址。
（4）执行中断服务程序，完成中断请求的操作。
（5）恢复现场信息，将专门存储的信息恢复到相应的寄存器中。
（6）开中断，继续执行中断前的程序代码，并允许其他中断请求。
13、简叙CPU启动DMA 的操作步骤：
（1）测试外围设备状态，向DMA接口的设备地址寄存器送入设备地址。
（2）写存储器地址寄存器，包括传输数据的起始地址。
（3）写长度计数器，包含传输数据的长度。
（4）启动DMA控制逻辑，可以通过写命令寄存器实现。
14、简叙通道由启动到结束操作的工作过程。通道接到启动信号后（1）要到指令的内存单元中去通道地址自，放在通道地址寄存器中。（2）根据通道地址寄存器的值到内存中取第一条通道指令，并放在通道指令寄存器中（3）通道程序执行对通过在通道指令寄存器中的相应为进行设置来告诉通道执行结构在执行网承担欠指令后，自动转入下一条指令或者结束数据传输过程。（4）通道程序的最后一条指令是一条结束指令，通道在执行到这条结束指令时就不再取下一条指令，而是通知外设结束操作。
15、DMA：直接存储器访问，一种高速输入输出方法。
16、在程序查询方式下，计算机进行输入操作的过程是：
（1）CPU启动外围设备，命令外围设备进行读操作。
（2）CPU读取外围设备的状态，等待输入设备的数据发送准备就绪。
（3）CPU从数据总线输入数据，放在内部的寄存器中。
在程序查询方式下，计算机进行输出操作的过程是：
（1）CPU启动外围设备，命令外围设备接受数据。
（2）CPU读取外围设备的状态，等待输出设备准备好接受数据。
（3）CPU把数据放在数据总线上，向外围设备提供数据。外围设备将数据取走。
17、简叙中断裁决轮询方式：在轮询方式中，CPU依次查询各外围设备的状态寄存器，以确定中断源，遇到发出中断的外围设备就相应外围设备的中断请求，中断服务的顺序就是轮询的顺序。
18、外围设备控制器的具体任务是：
（1）从通道接受通道指令，控制外围设备完成指定的操作。
（2）向通道提供外围设备的状态。
（3）将各种外围设备的不同信号转换成通道能够识别的标准信号。
19、通道的功能：
（1）接受CPU的输入输操作命令，按命令要求控制外围设备。
（2）从内存中读取通道程序并执行，控制外围设备的各种操作。
（3）控制数据在内存于外围设备之间的传输操作。根据需要提供数据缓存空间以及提供数据存储的地址和传输的数据长度。
（4）读取外围设备的状态信息，形成整个通道的状态信息，提供给CPU或保存在内存中。
（5）向CPU发出输入输出本操作中断请求，将外围设备的中断请求和通道本身的中断请求按次序报告CPU。
20、为解决DMA与CPU共同使用存储器，可采用专门的电路协调各模块的访存操作。它对冲突的访问进行裁决，通常采用的方法有三种：（1）CPU等待DMA的操作。
（2）DMA乘存储器空闲时访问存储器。（3）CPU与DMA交替访问存储器。
21、CPU与外围设备进行的通信有三种类型：
(1) CPU向外围设备发出操作控制命令，操作控制命令不久包括数据读写操作命令，还可能包括其他操作控制命令，如光盘托架的运动、打印机送纸、磁盘中磁头的移动和定位。
（2）外围设备向CPU提供状态信息。外围设备用一些信号线向CPU表示其工作状态，表示其操作是否完成以及市否发生了错误情况等。
（3）数据在CPU与外围设备之间的传输。这是输入输出操作的主要内容，会费大部分的输入输出操作时间。
22、通道：是一个具有输入输出处理器控制的输入输出接口。
23、DMA的数据块传输过程可分为三个阶段：传输前预处理、数据传输、传输后处理。
预处理阶段由CPU执行几条输入输出指令来完成，包括测试外围设备状态、向DMA接口的外围设备地址寄存器中送入外围设备号并启用外围设备，同时向内存地址寄存器中送入起始地址，向长度计数器中送入交换的数据个数。
在这些工作完成后，CPU可处理其他任务。DMA控制器占用总线后，进行一个数据单元的传输。数据块中的数据单元全部传输完成后向CPU发出中断请求，由CPU进行后处理。
DMA的后处理工作是：一旦DMA的中断请求得到响应，CPU停止原来程序的执行。转去执行中断服务程序，做一些DMA的结束工作，包括校验送入传输的数据、命令DMA继续传输数据或停止DMA工作。
24、根据数据传输方式，通道可分成字节多路通道、选择通道和数组多路通道三种类型。
（1）选择通道：对于高速传输，通道难以同时对多个这样的外围设备进行操作，只能一次对一个外围设备进行操作，这种通道称为选择
通道。
（2）数组多路通道：数组多路通道以固定大小的数足（数据块）为单位在若干高速传输操作之间进行交叉复用。
（3）字节多路通道：.字节多路通道用于连接多个慢速的和中速的外围设备。
能够识别的标准信号。
19、通道的功能：
（1）接受CPU的输入输操作命令，按命令要求控制外围设备。
（2）从内存中读取通道程序并执行，控制外围设备的各种操作。
（3）控制数据在内存于外围设备之间的传输操作。根据需要提供数据缓存空间以及提供数据存储的地址和传输的数据长度。
（4）读取外围设备的状态信息，形成整个通道的状态信息，提供给CPU或保存在内存中。
（5）向CPU发出输入输出本操作中断请求，将外围设备的中断请求和通道本身的中断请求按次序报告CPU。
20、为解决DMA与CPU共同使用存储器，可采用专门的电路协调各模块的访存操作。它对冲突的访问进行裁决，通常采用的方法有三种：（1）CPU等待DMA的操作。
（2）DMA乘存储器空闲时访问存储器。（3）CPU与DMA交替访问存储器。
21、CPU与外围设备进行的通信有三种类型：
(1) CPU向外围设备发出操作控制命令，操作控制命令不久包括数据读写操作命令，还可能包括其他操作控制命令，如光盘托架的运动、打印机送纸、磁盘中磁头的移动和定位。
（2）外围设备向CPU提供状态信息。外围设备用一些信号线向CPU表示其工作状态，表示其操作是否完成以及市否发生了错误情况等。
（3）数据在CPU与外围设备之间的传输。这是输入输出操作的主要内容，会费大部分的输入输出操作时间。
22、通道：是一个具有输入输出处理器控制的输入输出接口。
23、DMA的数据块传输过程可分为三个阶段：传输前预处理、数据传输、传输后处理。
预处理阶段由CPU执行几条输入输出指令来完成，包括测试外围设备状态、向DMA接口的外围设备地址寄存器中送入外围设备号并启用外围设备，同时向内存地址寄存器中送入起始地址，向长度计数器中送入交换的数据个数。
在这些工作完成后，CPU可处理其他任务。DMA控制器占用总线后，进行一个数据单元的传输。数据块中的数据单元全部传输完成后向CPU发出中断请求，由CPU进行后处理。
DMA的后处理工作是：一旦DMA的中断请求得到响应，CPU停止原来程序的执行。转去执行中断服务程序，做一些DMA的结束工作，包括校验送入传输的数据、命令DMA继续传输数据或停止DMA工作。
24、根据数据传输方式，通道可分成字节多路通道、选择通道和数组多路通道三种类型。
（1）选择通道：对于高速传输，通道难以同时对多个这样的外围设备进行操作，只能一次对一个外围设备进行操作，这种通道称为选择
通道。
（2）数组多路通道：数组多路通道以固定大小的数足（数据块）为单位在若干高速传输操作之间进行交叉复用。
（3）字节多路通道：.字节多路通道用于连接多个慢速的和中速的外围设备。
能够识别的标准信号。
19、通道的功能：
（1）接受CPU的输入输操作命令，按命令要求控制外围设备。
（2）从内存中读取通道程序并执行，控制外围设备的各种操作。
（3）控制数据在内存于外围设备之间的传输操作。根据需要提供数据缓存空间以及提供数据存储的地址和传输的数据长度。
（4）读取外围设备的状态信息，形成整个通道的状态信息，提供给CPU或保存在内存中。
（5）向CPU发出输入输出本操作中断请求，将外围设备的中断请求和通道本身的中断请求按次序报告CPU。
20、为解决DMA与CPU共同使用存储器，可采用专门的电路协调各模块的访存操作。它对冲突的访问进行裁决，通常采用的方法有三种：（1）CPU等待DMA的操作。
（2）DMA乘存储器空闲时访问存储器。（3）CPU与DMA交替访问存储器。
21、CPU与外围设备进行的通信有三种类型：
(1) CPU向外围设备发出操作控制命令，操作控制命令不久包括数据读写操作命令，还可能包括其他操作控制命令，如光盘托架的运动、打印机送纸、磁盘中磁头的移动和定位。
（2）外围设备向CPU提供状态信息。外围设备用一些信号线向CPU表示其工作状态，表示其操作是否完成以及市否发生了错误情况等。
（3）数据在CPU与外围设备之间的传输。这是输入输出操作的主要内容，会费大部分的输入输出操作时间。
22、通道：是一个具有输入输出处理器控制的输入输出接口。
23、DMA的数据块传输过程可分为三个阶段：传输前预处理、数据传输、传输后处理。
预处理阶段由CPU执行几条输入输出指令来完成，包括测试外围设备状态、向DMA接口的外围设备地址寄存器中送入外围设备号并启用外围设备，同时向内存地址寄存器中送入起始地址，向长度计数器中送入交换的数据个数。
在这些工作完成后，CPU可处理其他任务。DMA控制器占用总线后，进行一个数据单元的传输。数据块中的数据单元全部传输完成后向CPU发出中断请求，由CPU进行后处理。
DMA的后处理工作是：一旦DMA的中断请求得到响应，CPU停止原来程序的执行。转去执行中断服务程序，做一些DMA的结束工作，包括校验送入传输的数据、命令DMA继续传输数据或停止DMA工作。
24、根据数据传输方式，通道可分成字节多路通道、选择通道和数组多路通道三种类型。
（1）选择通道：对于高速传输，通道难以同时对多个这样的外围设备进行操作，只能一次对一个外围设备进行操作，这种通道称为选择
通道。
（2）数组多路通道：数组多路通道以固定大小的数足（数据块）为单位在若干高速传输操作之间进行交叉复用。
（3）字节多路通道：.字节多路通道用于连接多个慢速的和中速的外围设备。
能够识别的标准信号。
19、通道的功能：
（1）接受CPU的输入输操作命令，按命令要求控制外围设备。
（2）从内存中读取通道程序并执行，控制外围设备的各种操作。
（3）控制数据在内存于外围设备之间的传输操作。根据需要提供数据缓存空间以及提供数据存储的地址和传输的数据长度。
（4）读取外围设备的状态信息，形成整个通道的状态信息，提供给CPU或保存在内存中。
（5）向CPU发出输入输出本操作中断请求，将外围设备的中断请求和通道本身的中断请求按次序报告CPU。
20、为解决DMA与CPU共同使用存储器，可采用专门的电路协调各模块的访存操作。它对冲突的访问进行裁决，通常采用的方法有三种：（1）CPU等待DMA的操作。
（2）DMA乘存储器空闲时访问存储器。（3）CPU与DMA交替访问存储器。
21、CPU与外围设备进行的通信有三种类型：
(1) CPU向外围设备发出操作控制命令，操作控制命令不久包括数据读写操作命令，还可能包括其他操作控制命令，如光盘托架的运动、打印机送纸、磁盘中磁头的移动和定位。
（2）外围设备向CPU提供状态信息。外围设备用一些信号线向CPU表示其工作状态，表示其操作是否完成以及市否发生了错误情况等。
（3）数据在CPU与外围设备之间的传输。这是输入输出操作的主要内容，会费大部分的输入输出操作时间。
22、通道：是一个具有输入输出处理器控制的输入输出接口。
23、DMA的数据块传输过程可分为三个阶段：传输前预处理、数据传输、传输后处理。
预处理阶段由CPU执行几条输入输出指令来完成，包括测试外围设备状态、向DMA接口的外围设备地址寄存器中送入外围设备号并启用外围设备，同时向内存地址寄存器中送入起始地址，向长度计数器中送入交换的数据个数。
在这些工作完成后，CPU可处理其他任务。DMA控制器占用总线后，进行一个数据单元的传输。数据块中的数据单元全部传输完成后向CPU发出中断请求，由CPU进行后处理。
DMA的后处理工作是：一旦DMA的中断请求得到响应，CPU停止原来程序的执行。转去执行中断服务程序，做一些DMA的结束工作，包括校验送入传输的数据、命令DMA继续传输数据或停止DMA工作。
24、根据数据传输方式，通道可分成字节多路通道、选择通道和数组多路通道三种类型。
（1）选择通道：对于高速传输，通道难以同时对多个这样的外围设备进行操作，只能一次对一个外围设备进行操作，这种通道称为选择
通道。
（2）数组多路通道：数组多路通道以固定大小的数足（数据块）为单位在若干高速传输操作之间进行交叉复用。
（3）字节多路通道：.字节多路通道用于连接多个慢速的和中速的外围设备。