计算机组成原理第三章例题解析（关于存储器容量扩充）

例一: 假定用若干个2K$\times$ 4位芯片组成一个8K$\times$ 8位存储器，则0B1FH所在芯片的最小地址是：
解题步骤：

1. $\frac{8K\times 8}{2K\times 4}$=8片
2. 地址线有：8K$\times$ 8—>$2^3\times 2^{10}\times 8$ 即共有13根地址线
3. 一共有8片芯片，故应该有三位来表示芯片的标号 分别用 000 001 010 011 100 101 110 111
4. 0B1FH扩展成二进制为：0000 1011 0001 1111
5. 因为一共只有13根地址线，故删掉前面没用的三个0 即得：010 11 0001 1111
6. 又因为是所在芯片的最小地址，故其地址应该为 0000 1000 0000 0000 转化为16进制为：0800H

芯片地址的排序大体如下图：

例二： 某容量为256M的存储器，由若干4M*8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是
解题思路：

1. $4M\times 8-->2^2\times 2^{20}\times 8-->2^{22}\times 8$ 故地址线有22根
2. 因为DRAM引脚线是分时复用的，所以只有11根地址引脚引脚线
3. 数据引脚线就是数据地址线的条数：8
4. 总：11+8=19

易错点：

1. 此处为DRAM芯片，和前面的xxx存储器不相关，在这里审题一定要审清楚
2. 此处问的是引脚线 DRAM引脚线就存在分时复用现象，故要将地址线条数/2 即底子引脚数=地址线$÷$ 2

例三： 利用1M$\times$ 4位的SRAM芯片，设计一个存储量为1M$\times$ 8的SRAM存储器。

$$d=\frac{1M\times 8}{1M\times 4}=2(片)$$
很显然，我们需要两篇并排的芯片，因为是同时输出8位，所以他们的使能端连线是一样的，一块芯片是高4位，一片是低4位。

例四： 利用1M$\times$ 8位的DRAM芯片，设计一个存储量为2M$\times$ 8的DRAM存储器。
存储容量扩大了一倍，但是字长不变。
$$d=\frac{2M\times 8}{1M\times 8}=2（片）$$
故两块芯片竖着连接，且地址线多了一根，这跟地址线呢其实就是用来控制两个芯片谁有效，谁无效的。（如果是四个芯片，那么就应该有两根地址线来控制谁有效，谁无效了 按00 01 10 11这样分类）

例五： 用一个1M$\times$ 4DRAM，设计一个存储量为4M$\times$ 8的DRAM存储器。
一共需要$$d=\frac{4M\times 8}{1M\times 4}=8(片)$$
数据线由原来的$2^{20}$变到了$2^{22}$根，其存储量扩到了4倍，而这多了的2根就是用来控制这四个不同部分的存储单位的。