《计算机组成原理》第三章：系统总线【知识点总结】

1.总线的基本概念

计算机系统的五大部件之间有两种互连方式

• 分散连接：各个部件之间使用单独的连接连线
• 总线连接：将各个部件连到一组公共信息传输线上

总线是连接多个部件的信息传输线，是各部件共享的传输介质。当多个部件与总线相连时，如果出现两个或者两个以上部件同时向总线发送信息，势必导致信号冲突，传输无效。因此，在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。
总线传输的是一位一位的二进制代码。
这是两个以CPU为中心的总线结构：

这是以存储器为中心的双总线结构：

---

---

2.总线的分类

根据不同的分类方法：

• 按照数据传送方式：串行、并行
• 在并行传输总线中，按照传输数据宽度：8/16/32/64位传输总线
• 按照使用范围：计算机(包括外设)总线、测控总线、网络通信总线
• 按照连接部件的不同：分为片内总线、系统总线、通信总线

---

2.1片内总线

芯片内部的总线，如在CPU的芯片内部，寄存器之间，寄存器与ALU之间，等等部件之间。

---

2.2 系统总线

CPU、主存、I/O设备各大部件之间的信息传输线，这些部件通常安放在主板或者各个插件板上，所以也称为板级(板间)总线。
按照总线传输的信息的不同，又可分为三类：

• 数据总线：传输数据信息，双向的，位数与机器字长、存储字长有关，数据总线的位数称为数据总线宽度，是衡量系统性能的一个重要参数
• 地址总线：指出数据总线上的源数据或者目的数据在主存单元的地址或者I/O设备的地址，由CPU输出，单向传输，地址线的位数与存储单元个数有关
• 控制总线：用来发出各种控制信号的传输线。

---

2.3 通信总线

用于计算机系统之间或者计算机和其他系统之间的通信，按照传输方式可以分为串行、并行两种通信。

• 串行通信：是指数据在单条1位宽的传输线上，一位一位地按顺序分时传送，比如1字节的信息，八个比特，需要按照顺序从低位到高位逐位的传输。
• 并行通信：是指数据在多条并行1位宽的传输线上，同时由源传送到目的地，比如同样是1字节的信息，如果有8条线，那一次性就直接传完了，效率是串行的八倍。

并行通信适宜进行近距离的数据传输，通常小于30m，
串行通信适宜于远距离，可以从几米数达几千公里。

不管是串行还是并行数据传送的速率都与距离成反比。
在短距离内，并行数据传送速率比串行高。
对于远距离通信，串行通信费用比并行要低很多，此外串行通信还可以利用现有的电话网络来实现远程通信，降低了通信费用。

---

---

3.总线特性及性能指标

3.1 总线特性

• 机械特性
• 电气特性
• 功能特性
• 时间特性

---

3.2 总线性能指标

---

3.3 总线标准

流行的几种总线标准：

• ISA(Industrial Standard Architecture)总线：也称AT总线，它使用独立于CPU的总线时钟，因此CPU可以采用比总线频率更高的时钟，有利于CPU性能的提高。
• EISA(Extended Industrial Standard Architecture)总线：在ISA的基础上扩充开放的，与ISA兼容，从CPU中分离除了总线控制权，是一种具有智能化的总线，能支持多个总线主控器和突发方式(总线上可以进行成块的数据传送)的传输。
• VESA(Video Electronic Standard Association)总线：通过局部总线标准，将高速I/O设备直接挂在CPU上，实现CPU与高速I/O设备之间的高速数据交换。
• PCI(Peripheral Component Interconnect，外围部件互连)总线

主要特点：

• AGP(Accelerated Graphics Port，加速图形端口)总线
• RS-232C(Recommended Standard)总线
• USB(Universal Serial Bus，通用串行总线)

---

---

4.总线结构

4.1 单总线结构

---

4.2 多总线结构

双总线结构特点：将速度较低的I/O设备从单总线上分离从胡来，形成主存总线与I/O总线分开的结构。
通道：具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，以完成外部设备与主存储器之间的数据传送，其系统的吞吐能力可以相当大，多用于大、中、型计算机系统。

下图的主存总线用于CPU与主存之间信息的传输，I/O总线供CPU与各类I/O设备之间的传递信息，DMA总线用于高速I/O设备与主存之间直接交换信息。

另一种三总线结构：
处理器和Cache(高速缓存)之间有一条局部总线，它将CPU与Cache或与更多的局部设备连接，Cache的控制计技不仅将Cache连到局部总线上，而且还直接连到系统总线上，这样Cache就可通过系统总线与主存传输信息，而且I/O设备与主存之间的传输也不必通过CPU。
扩展总线，它将局域网、小型计算机接口、调制解调器以及串行接口等都连接起来，并且通过这些接口又可与各类I/O设备相连，因此它可以支持相当多的I/O设备。于此同时，扩展总线由通过扩展总线接口与系统总线相连，由此便可以实现这两种总线之间的信息传递，系统工作效率明显提高。

---

4.3 总线结构举例

传统微型计算机的总线结构：

---

5.总线控制

总线上连接着多个部件，什么时候由哪个部件发信息，如何给信息传送定时，如何防止信息丢失，如何避免多个部件同时发送，如何规定接收信息的部件等一系列问题都需要由总线控制器统一管理。它主要包括判优控制(仲裁逻辑)和通信控制。

---

5.1 总线判优控制

总线上连接的各类设备，对总线有控制功能的叫做主设备(主模块)，没有的控制功能的叫做从设备(从模块)，主设备对总线有控制权，从设备只能响应从主设备发来的总线命令。
某个主设备要与一个从设备进行通信时，首先由主设备发出总线请求信号，如果多个主设备同时要使用总线，那么就需要由总线控制进行判优，按照一定的优先级确定哪个主设备先使用总线。
总线判优控制可分为两种：

• 集中式：将控制逻辑集中在一处(比如CPU)
• 分布式：将控制逻辑分散在与总线连接的各个部件或设备上。

集中控制优先权仲裁方式：

• 链式查询
  
• 计数器定时查询
  
  
• 独立请求
  
  

---

5.2 总线通信控制

在众多设备争夺总线使用权的时候，应按各部件的优先等级来决定，也就是总线判优控制。
在通信时间上，则应按分时方式来处理，即以获得总线使用权的先后顺序分时占用总线，即哪一个部件获得使用权，此刻就由它传送，下一部件获得使用权，接着下一时刻传送，这样一个接一个轮流交替传送使用权。
通常将完成一次总线操作的时间称为总线周期：

• 申请分配阶段：由主设备题出总线请求信号，由判优(仲裁机构)控制决定是否授权，什么时候授权
• 寻址阶段：获得了总线使用权的总线发出本次要访问的从设备的地址及有关命令，启动对应从设备
• 传数阶段：主设备和从设备进行数据的交换
• 结束阶段：主设备的有关信息从系统总线上撤出，让出总线使用权

总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调配合。
通常的四种通信控制方式：
同步通信：
通信双方由统一时标控制数据传送
时标通常由CPU的总线控制部件发出，送到总线上的所有部件，也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对他们进行同步。



异步通信
异步通信克服了同步通信的缺点，允许各模块速度的不一致性，给设计者充分的灵活性和选择余地，它没有公共的时钟标注，不要求所有部件严格的统一操作时间，而是采用应答方式(握手方式)，即当主设备发出请求，一直等到从设备反馈响应信号，才开始通信。当然，这就要求主、从设备之间增加两条应答线(握手交互信号线)。
异步通信分为三种类型:

• 不互锁方式
• 半互锁方式
• 全互锁方式
  
  异步通信可用于并行传送或串行传送。
  异步串行通信的数据传送速率用波特率来衡量。

波特率：单位时间内传送二进制数据的位数，单位bps(位/秒)表示，记作波特。

• 半同步通信
  半同步通信既保留了同步通信的基本特点，如所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别，同时又像异步通信那样，允许不同速度的设备和谐地工作。为此增加了一条**“等待”**响应线，采用插入时钟(等待)周期的措施来协调通信双方的配合问题。
  
  

• 分离式通信
  以上三种通信方式都是从主设备发出地址和读写命令开始，直到数据传输结束。在整传输周期中，系统总线的使用权完全由占用使用权的主设备和由它选中的从设备占据，进一步分析读命令传输周期，发现除了申请总线这一阶段外，其余时间主要花费在三个方面：

• 主设备通过传输总线向从设备发送地址和命令

• 从设备按照命令进行读数据的必要准备

• 从设备经数据总线向主设备提供数据
  看第二点，对系统总线而言，设备进行读数据的必要准备时，总线属于空闲等待，为了克服这种消极等待，尤其是在大型计算机系统中，总线的负载已处于饱和状态，充分挖掘系统总线每瞬间的潜力，对提高系统性能起到很大的作用。
  为此人们又提出了**“分离式”**通信方式，其基本思想是将一个传输周期(总线周期)分成两个子周期。