计算机组成原理常见题（六）
1.假定用若干个16Kx1位的存储器芯片组成一个64Kx8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址是（C）
A.40000H B.60000H C.8000H D.0000H
2.假设一个同步总线的工作频率为33MHZ，总线有32位数据线，每个总线时钟传输一次数据，则该总线的最大数据传输率为（B）
A.66MB/s B.132MB/s C.528MB/s D.1056MB/s
3.假设某条指令的一个操作数采用一次间接寻址方式，指令中给出的地址码为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为38B8H，地址38B8H中的内容为88F9H，则该操作数为（）
A.1200H B.12FCH C.38B8F D.88F9H
4.相联存储器是按（B）进行寻址访问的寄存器
A.地址指定方式
B.内容指定方式
C.堆栈访问方式
D.队列访问方式
5.假定某程序p由一个100条指令构成的循环组成，该循环共执行50次，在某系统S中执行程序p花了20000个时钟周期，则系统S在执行程序p时CPI是多少？
在20000个时钟周期中共执行100x50=5000条指令，CPI=20000/5000=4
CPI：执行每一条指令所花的时钟周期数
CPI=执行指令所花的时钟周期数/执行了多少条指令
6.设某机主存容量为16MB，Cache容量为16KB，每字块32字节，设计一个四路组相联映像的Cache存储器，画出主存地址字段中各段的位数
答：每字块32字节，2^5=32，块内地址为5位
Cache容量为16KB，16KB*1024/32=512，则Cache共512字块，因是四路组相联，所以512/4=128组，组号为7
主存容量为16MB，2^24=16MB，标记为24-7-5=12位
7.什么是RISC和CISC？试从指令数目，寻址方式， 通用寄存器数，采用什么逻辑、采用的编译技术、对流水线的支持程度，可靠性等几方面比较异同，分别举出一个采用RISC和一个采用CISC的典型架构
答：RICS是精简指令集计算机，CISC是复杂指令集计算机，RISC和CISC相比，指令数、指令格式、寻址方式少，通用寄存器多，采用组合逻辑，采用优化的编译技术，便于实现指令流水。RISC便于设计，成本较低，可靠性较高。例如X86架构采用的是CISC，ARM和MIPS采用的是RISC。
8.设某机共能完成120种操作，CPU有8个通用寄存器，主存容量为16K字，采用寄存器-存储器型指令，欲使指令可直接访问主存的任一地址，指令字长应取多少位？画出指令形式。
答：共能完成120种操作，所以2^7=128>120，所以，操作码：7位
CPU有8个通用寄存器，所以，寄存器编号为3位
因为主存容量为16K，所以有，2^14=16KB，存储器地址码：14位
指令字长：7+3+14=24位
9.中断方式下，外设任何时候都可以申请中断并马上得到中断响应吗？
答：中断方式下，外设发出中断请求的时机是由外设接口中的中断逻辑决定，不受CPU限制。但何时响应中断与CPU执行指令的过程有关。CPU总是在一条指令执行完，取下条指令之前查询有无中断请求。如果是开中断状态，且有未被屏蔽的中断请求，则在一条指令执行结束后响应。
10.CPU控制器有哪两种实现方式？各有什么优缺点？
答：一是硬连线路控制器，二是微程序控制器。硬连线路控制器的优点是速度快，适合于实现简单或规整的指令系统。缺点是他是由一个多输入/多输出的巨大逻辑网络，结构庞杂，实现困难，维护不易。微程序控制器采用了存储程序的原理，所以每条指令都要从控存中取一次，特点是规整性、易维护、灵活、但速度慢。
11.程序状态字（PSW）：
答：表示一个程序运行状态的一个二进制位序列。一般包含反映指令执行结果的标志信息（如进位标志、溢出标志、符号标志等等）和设定的一些状态信息（如中断允许/禁止标志、管理程序/用户程序状态等等）
12.寄存器
寄存器的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。
13.计算机的组成
控制器、存储器、计算器、输入/输出设备
14.冯诺依曼定理
一、数字计算机的数制采用二进制；计算机应该按照程序顺序执行。
二、采用二进制作为计算机数值计算的基础，以0、1代表数值。
三、程序或指令的顺序执行，即预先编好程序，然后交给计算机按照程序中预先定义好的顺序进行数值计算。
15.微指令
微指令是指在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合，描述微操作的语句。
16.浮点运算
浮点运算就是实数运算，因为计算机只能存储整数，所以实数都是约数，这样浮点运算是很慢的而且会有误差。
17.磁盘阵列
磁盘阵列（Redundant Arrays of Independent Drives，RAID），有“独立磁盘构成的具有冗余能力的阵列”之意。磁盘阵列是由很多块独立的磁盘，组合成一个容量巨大的磁盘组，利用个别磁盘提供数据所产生加成效果提升整个磁盘系统效能。利用这项技术，将数据切割成许多区段，分别存放在各个硬盘上。
18.假设微程序控制器容量为1024x48位，微程序可在整个控存内实现转移，反映所有指令执行状态转换的有限状态机中有4个分支点，采用水平型微指令格式，并采用断定法确定下一条微地址，即由专门的下地址字段确定微地址
(1)设计微指令格式，说明各字段的含义和位数
（2）对转移控制字段进行编码
答：（1）因为微程序控制器容量为1024x48位，说明下地址字段有10位，有4个分支点，需要对5种情况进行控制，转移控制字段有3位，微操作码字段有48-10-3=35位。
（2）转移控制字段编码：（注：编码方式不唯一，只要正确即可）
000：下地址字段指出的地址作为下一条微地址
100：根据分支1处的条件来选择下一条微地址
101：根据分支2处的条件来选择下一条微地址
110：根据分支3处的条件来选择下一条微地址
111：根据分支4处的条件来选择下一条微地址
19.某计算机主频为500MHz，CPI为5.假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，传输单位为32位，对应的中断服务程序包含18条指令，中断响应等其他开销相当于两条指令的执行时间。回答下列问题，要求给出计算过程
（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送的块的大小为5000B，DMA预处理和后处理的总开销为500个时钟周期，则CPU用于外设I/O的时间占整个CPU时间的百分比是多少（假设DMA与CPU之间没有访存冲突）
答：（1）每次CPU用于中断处理的时钟周期数为（18+2）x5=100，外设的数据传输率为0.5MB/s，每次中断传送4字节，因此每秒申请的中断次数为0.5MB/4B=125000次，因用于中断响应和处理的开销为100x125000=12.5M个时钟周期，CPU的主频为500MHz，故CPU用于外设I/O的时间占整个CPU时间的百分比是12.5M/500M=2.5%
（2）每秒钟DMA的次数是5MB/5000B=1000次，每秒内DMA处理的总开销为500x1000=0.5M个时钟周期，故CPU用于该外设I/O的时间占整个CPU时间的百分比为：0.5M/500MB=0.1%
20.某计算机字长为16位，主存地址空间大小为128KB，按字编址，通用寄存器16位。采用单字长指令格式，指令名字段定义如下：
（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需多少位？
答：因为操作码OP为4位，所以最多有2^4=16条指令。
因为Rs/Rd为3，所以最多有2^3=8个通用寄存器。
存储器地址寄存器（MAR）位数与地址空间大小有关，因为主存空间大小为128KB，按字编址，所以有128KB/2B=64K=2^16，所以MAR有16位。
存储器数据寄存器（MDR）的位数与机器字长位数相同，所以为16位。
（2）转移指令的目标地址范围是多少？
根据图：转移目标地址=（PC）+（Rn）（采用相对寻址方式）
因为Rn为16位，所以目标地址范围为64K，即整个存储空间。
（3）若操作码0010B表示加法操作(助记符为add)，寄存器R4和R5的编号分别为100B和101B，R4的内容为1234 H，R5的内容为5678H，地址1234H中的内容为5678H， 5678H中的内容为1234H，则汇编语言为add（R4）,（R5）+(逗号前源操作数，逗号后为目的操作数)对应的机器码是什么(用十六进制表示)？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？
对应的机器码为：
（对应着上面的汇编语言和指令格式来写）
0010 001 100 010 101 B ->（2315H）
该指令执行后R5的内容变为5679H，地址5678H的内容变为68AC。
21.已知某计算机采用微程序控制方式，其控存容量为512×32位，微程序可以在控存中实现转移，可控制微程序转移的条件有6个，采用直接编码方式，后继微指令地址采用多路转移方式。
微指令字长32位，格式如下，请说明微指令中3个字段分别应为多少位。
由控存单元数可知共512个，则每个控存单元地址位为9位，则微指令中的后继微指令地址位数为9位；
可控制微程序转移的条件为6个，且按照直接控制编码，则测试条件位数为6位；
剩下的为操作控制字段可用位数32－9－6＝17位；
22.某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个、5个、8个、15个和20个微命令；可判定的外部条件有CY和ZF两个，微指令字长30位。
(1)给出采用断定方式的水平型微指令格式。
(2)控制存储器的容量应为多少位?
(1)微命令各字段要：3、3、4、4、5位，共19位
外部条件需要2位
下地址地址30-19-2=9位。
下址字段有9位，控制存储器的容量应为多少位2^9=512个单元。
23.CPU总是在执行指令吗？会不会停下来什么都不做？
答:CPU的功能就是不断地周而复始地执行指令,“什么都不做“只是处于以下几种情况之一：
（1）CPU正在执行某条指令的过程中，发生需要访存或I/O端口的事件，此时当前正在执行的指令需等待，直到主存或I/O完成读写操作；
（2）CPU不断循环查询外设是否就绪，CPU没有做实质性工作，但仍在执行状态；
（3）CPU执行NOP空指令，CPU没有做实质性工作，但仍在执行状态。
总之CPU不会不在执行指令，只是指令的执行过程被阻塞一段时间或执行了没有产生结果的指令。
24.一个总线在某一时刻可以有多对主、从设备进行通信吗？
答：不可以。在某一个总线传输周期内，总线上只能有一个主控设备控制总线，选择一个从设备与之进行通信，或对所有其它设备进行广播通信。所以，某一时刻一个总线不能有多对主从设备进行通信。
25.考虑以下C语言代码：
short si= -8196;
int i=si;
执行上述程序段后，i的机器数表示为（ D ）。
A、0000 9FFCH B、0000 DFFCH
C、FFFF 9FFCH D、FFFF DFFCH
26.下面有关半导体存储器组织的叙述中，错误的是（ D ）。
A、存储器的核心部分是存储体，由若干存储单元组成
B、存储单元由若干个存放0或1的存储元件构成
C、一个存储单元有一个编号，就是存储单元的地址
D、同一个存储器中，每个存储单元的宽度可以不同
27.以下是有关段式虚拟存储器的叙述，其中错误的是（ D ）。
A、段是逻辑结构上相对独立的程序块，因此段是可变长的
B、按程序中实际的段来分配主存，被分配后的主存块是可变长的
C、每个段表项必须记录对应段在主存的起始位置和段的长度
D、分段方式对低级语言程序员和编译器来说是透明的
28.下列有关指令和微指令的关系的描述中，正确的是（ B ）。
A、一条指令的功能通过执行一条微指令来实现
B、一条指令的功能通过执行一个微程序来实现
C、一条微指令的功能通过执行一条指令来实现
D、一条微指令的功能通过执行一个微程序来实现
29.IEEE754浮点数加法运算举例
已知x=0.5，y=-0.4375，求x+y？（用IEEE754标准单精度格式计算）