Modelsim脚本自动仿真
1、创建文件 run.do，“#”为注释符号
quit -sim #退出上次仿真
.main clear #清除上次仿真所有文件以及打印信息
vlib work.veloce #创建veloce的工作环境
#-------------------------------------------------------------------------------------------------------
vlog ./tb_XXXXXXX.v #testbench文件
vlog ./../src/*.v #代码源文件
vlog ./../ip_core/*.v #IP核
#-------------------------------------------------------------------------------------------------------
#Alrera
vlog /opt/Quartus/13.1/quartus/eda/sim_lib/altera_mf.v #IP核仿真模型
vlog /opt/Quartus/13.1/quartus/eda/sim_lib/220model.v #IP核仿真模型
#-------------------------------------------------------------------------------------------------------
#Xilinx
vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/unimacro/*.v #IP核仿真模型
vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/unisims/*.v #IP核仿真模型
vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/unisims_dr/*.v #IP核仿真模型
vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/xeclib/*.v #IP核仿真模型
vlog /opt/Xilinx/Vivado/2015.4/data/verilog/src/glbl.v #IP核仿真模型
#-------------------------------------------------------------------------------------------------------
#LATTICE
vlog ./lattice/verilog/ecp3 #IP核仿真模型
vlog ./lattice/verilog/pmi #IP核仿真模型
#-------------------------------------------------------------------------------------------------------
vsim -voptargs=+acc work.tb_XXXXXXXX
#-------------------------------------------------------------------------------------------------------
add wave /tb_XXXX/i2s_XXX_inst/* #添加例化模块所有信号波形
do wave.do #若保存有新模型，用此语句可以复现已保存的波形
run 500000 ns #仿真运行时间
2、写完以上run.do文件后，在「 terminal 」中执行以下语句，则可以自动跑完仿真
[redhat@fpga marin]$ vsim -do run.do
Vcs+Verdi脚本自动仿真
0、定义环境变量，在.bashrc或者.cshrc文件中加入
##VCS
setenv VCS_HOME /work/tools/synopsys2015/vcs
setenv PATH $VCS_HOME/amd64/bin:$PATH
##Verdi
setenv VERDI_HOME /work/tools/synosys2015/verdi
setenv NOVAS_HOME /work/tools/synopsys2015/verdi
setenv LD_LIBRARY_PATH ${NOVAS_HOME}/share/PLI/VCS/LINUX64
setenv PATH $NOVAS_HOME/bin:$PATH
1、创建文件Makefile
#-------------------------------------------------------------------------------------------------------
comp : clean vcs
#-------------------------------------------------------------------------------------------------------
vcs :
vcs \
-f filelist.f \
-fsdb -full64 -R +vc +v2k -sverilog -debug_all vpi \
-P ${LD_LIBRARY_PATH}/novas.tab ${LD_LIBRARY_PATH}/pli.a \
| tee vcs.log &
#-------------------------------------------------------------------------------------------------------
verdi :
verdi \
+v2k -sverilog -f filist.f -ssf tb.fsdb &
#-------------------------------------------------------------------------------------------------------
clean :
rm -rf *~ core csrc simv* vc_hdrs.h ucli.key urg* *.log novas.* *.fsdb* verdiLog 64* DVEfiles *.vpd
#-------------------------------------------------------------------------------------------------------
2、创建文件filelist.f，加入要编译的.v文件
#-------------------------------------------------------------------------------------------------------
#Alrera
/opt/Quartus/13.1/quartus/eda/sim_lib/altera_mf.v #IP核仿真模型
/opt/Quartus/13.1/quartus/eda/sim_lib/220model.v #IP核仿真模型
#-------------------------------------------------------------------------------------------------------
#Xilinx
-y /opt/Xilinx/Vivado/2015.4/data/verilog/src/unimacro #IP核仿真模型
-y /opt/Xilinx/Vivado/2015.4/data/verilog/src/unisims #IP核仿真模型
-y /opt/Xilinx/Vivado/2015.4/data/verilog/src/unisims_dr #IP核仿真模型
-y /opt/Xilinx/Vivado/2015.4/data/verilog/src/xeclib #IP核仿真模型
-y /opt/Xilinx/Vivado/2015.4/data/verilog/src/glbl.v #IP核仿真模型
+libext+.v+
#-------------------------------------------------------------------------------------------------------
#LATTICE
-y ./lattice/verilog/ecp3 #IP核仿真模型
-y ./lattice/verilog/pmi #IP核仿真模型
+libext+.v+
#-------------------------------------------------------------------------------------------------------
./tb_file/tb_XXXXX.v #加入test_bench文件
./src/*.v #加入源文件
./ip_core/*.v #加入IP核源文件
+incdir+directory+
3、在test_bench文件中添加如下代码，用于Vcs产生波形文件 tb.fsdb
initial
begin
$fsdbDumpfile("tb.fsdb");
$fsdbDumpSVA;
$fsdbDumpvars(0,tb_XXXX,"+all");
#200000
$finish;
end
4、如果是Lattice器件，还需在test_bench中加入如下代码
GSR GSR_INST ( .GSR(1'b1) );
PUR PUR_INST ( .PUT(1'b1) );
5、在「 terminal 」中输入如下命令运行VCS进行编译生成fsdb文件
[redhat@fpga marin]$ make comp
6、在「 terminal 」中输入如下命令运行Verdi把fsdb文件吃进去看波形
[redhat@fpga marin]$ make verdi
以上路径均需按照自己实际情况进行修改
有问题联系可以我，一起讨论。