FPGA片外存储器之cyclone v ddr2，ddr3

最近加班很多都没有多少时间去学习，机器学习算法。最近主要忙的都是cyclone v的ddr问题，原理图的相关内容。本来是不想写的，只要是详细看看handbook，就没有什么的了。没有特别写出来的必要，但是机器学习的一个算法要看很久才能写出点东西。为了增加点人气，还是写点吧。至少可能有人看书喽了点什么对吧。

我毛华望QQ849886241。技术博客http://blog.csdn.net/my_share   

cyclone v第五代的芯片已经有硬核支持DDR了。硬核的最高频率是400M，软核300m。

cyclone v芯片的ddr支持的控制器，只支持uniphy了，altmemphy是我以前使用的，在arria  ii  gx里面无论是ddr2，还是ddr3都是同一个类似的控制器。ddr3就是比ddr2 多了一个复位管脚。在altmemphy里面，仿真也是一样的。但是记得仿真的时间真的不是很短，我仿真一次一个多小时，所以你们也要有点耐心。

      cyclone  v的仿真步骤就有点不一样了。uniphy的仿真文件也有所不同。仿真这里注意的是，uniphy仿真是需要进行一次tcl脚本运行的。然后才可以在modsim里面进行do文件的运行。仿真的教程，我暂时就没有办法写明白了。如果真的有人问，我就想给办法好了。发个文本或者视频教程什么的。

       cyclone  v   ddr，现在这方面资料比较少，其实我也有点不知道描述些什么，可能走过以后发现什么都没想象中的那么难，所以有点不好提醒注意点。当然我下面的注意点针对的是使用过早期ddr的人。如果没基础，我前面也有写过一些ddr的内容，可以去看下。

      提醒几个，第一个ddr的位宽，如果选用A2系列，cyclone  v硬核只能支持到24位。如果选用其他的，芯片可能数量有所不同。

最高支持32位。

圈出来的是我目前用的器件。

如果想用32位的话就算了吧。其实还有一个硬核的方向问题，是top还是bottom。我感觉这个不需要说，因为如果你可以正确的去配置uniphy的话，这些软件自然会提醒你的。

那我提醒一个吧。如果你发现软件报错了，说明你某个地方配置不正确（前提是按照以前ddr去配置正确的情况下，还报错）。可能引脚有错，（引脚位置错了，都会报错的）。我就写到这里，我想到其他的在改。