[IC]Lithograph(1)光刻技术分析与展望

文章主体转载自：

1.zol摩尔定律全靠它 CPU光刻技术分析与展望

2.wiki：Extreme ultraviolet lithography

3.ITRS 2012

1. 光刻技术组成和关键点

  ● 光刻技术的组成与关键点

　　光刻的基本原理是利用光致抗蚀剂（或称光刻胶）感光后因光化学反应而形成耐蚀性的特点，将掩模板上的图形刻制到被加工表面上。

主要组成部分如下：

• 光源
  
  • 功率W
  • 波长$ \lambda $

• 光学透镜
  • 透射式透镜（248nm、193nm)
  • 反射式透镜（157nm）
• 掩膜版
  • 由透光的衬底材料（石英玻璃）和不透光金属吸收层材料（主要是金属Cr）组成。
  • 通常要在表面淀积一层抗深紫外光损伤的增光型保护涂层

 　　　　

　　　　　　　　　　　　　　　图1.光刻技术的原理图

　　光刻技术的不断发展从三个方面为集成电路技术的进步提供了保证：其一是大面积均匀曝光，在同一块硅片上同时做出大量器件和芯片，保证了批量化的生产水平；其二是图形线宽不断缩小，使用权集成度不断提高，生产成本持续下降；其三，由于线宽的缩小，器件的运行速度越来越快，使用权集成电路的性能不断提高。随着集成度的提高，光刻技术所面临的困难也越来越多。

光刻技术面临的困难与挑战
≥32纳米	内容概要
光学掩膜版图形分辨率加强技术的研发和后光学成像技术掩膜版的制造	控制图形的对准，线宽和缺陷，使用亚分辨率辅助图形技术；掌握曝光过程中缺陷的产生；制订193nm工艺平台上实现小于45纳米半间距线宽工艺图形所需掩膜版的放大倍率，并研发基于小像场使用的补偿模式；制造用于后光学成像技术的1倍五缺陷膜版
成本控制和投资回报	控制设备、工艺的投入产出比，制造成本可接受且适用的光学掩膜版和用于后光学成像技术的掩膜版；合理调配资源，杜绝浪费，研发450mm硅片生产设备
工艺控制	控制栅电极的线宽变化＜4nm，研发新的图形对准技术＜11nm；控制线宽边缘粗糙度表现；控制测量引入线宽变化和缺陷＜50nm；采用更精确的光刻胶模型，采用更精确的OPC模型，并基于光学极化效应确认其表现；控制并校正光刻设备的光散射，尤其针对极紫外线光刻设备；采用利于光刻工艺的设计和成产要求优化的设计方案
沉浸式光刻技术	控制沉浸式光刻技术生产中产生的缺陷、研发、优化光刻胶的组成，使之具备和液体以及顶部疏水层良好的兼容性，研发折射率＞1.8的光刻胶；折射率＞1.65的浸没液体以及折射率＞1.65的光学镜头材料
极紫外线光刻技术	制造低缺陷密度的掩膜基板；研发功率＞115瓦的光源系统以及长寿命低损耗的光学部件；研发线宽边缘粗糙度＜3nm，感光灵敏度＜10ml/cm2 ；分辨率＜40纳米半间距线宽工艺图形的光刻胶；制造＜0.01nm均方根误差和小于10%本征光散射的光学部件；控制光学部件的污染，研究不使用有机保护薄膜的掩膜版保护；研究与光学成像工艺生产设备的兼容性

• 光刻技术主要指标：
  • 分辨率W（resolution）-> 光刻系统所能分辨和加工的最小线条尺寸
  • 焦深（DOF-Depth Of Focus）-> 投影光学系统可清晰成像的尺度范围
  • 关键尺寸（CD-Critical Dimension）控制
  • 对准和套刻精度（Alignment and Overlay）
  • 产率（Throughout）
  • 价格

　　其中，分辨率是决定光刻系统最重要的指标，也是决定芯片最小特征尺寸的原因。 
其由瑞利定律决定：$R=k_1 \frac{\lambda}{NA}$，其中$ \lambda $是光刻波的波长。

• 主流光刻技术:
  • 248nm DUV技术 （KrF准分子激光）-> 0.10um 特征尺寸
  • 193nm DUV技术 （ArF准分子激光）-> 90nm特征尺寸
  • 193nm 沉浸式技术 （ArF准分子激光）-> 65nm特征尺寸

　　　　

　　　　　　图2.ASML-XT1950i-EUV光刻机　　　　　　　　　　 　　　　图3.尼康的193nm沉浸式光刻机

分辨率增强技术(RET):

• Step-Scan 技术
• 偏轴照明(OAI)
• 邻近效应校正(OPC)
• 移相掩膜(PSM)
• 具有化学增强放大功能的快速感光光刻胶
• 光刻胶修剪(Resist Trimming)
• 抗反射功能和表面感光后的多层光刻胶

2. 光波的特性与蚀刻

　● 光波的特性与蚀刻

　　在了解几种目前活跃的光刻技术之前，我们先来了解光波的特性。光波有多种频率。频率是指任意时间间隔内（通常为一秒钟）通过空间中某一点的波数。它的计量单位是周（波）/秒，或赫兹（Hz）。可见光的频率称为颜色，范围是430万亿Hz（红色）到750万亿Hz（紫罗兰色）。当然，频率的总范围超出可见光谱之外，从不足十亿Hz的无线电波到超过30亿Hz的伽马射线。

　　　　

   　　　　　　　　　　　　　　图4. 光波的频率与能量

　　如上文所述，光波是能量波。光波的能量大小与其频率成一定比例：高频光的能量较高，低频光的能量较低。因此，伽马射线的能量最高，无线电波的能量最低。在可见光中，紫光能量最大，而红光能量最小。

　　　　

　　　　　　　　　　　　　　图5.EUV极端远紫外光所处的位置　　

　　上图中，我们可以明确看到EUV极端远紫外光在光谱中的位置，这是一种波长极短的光刻技术，其曝光波长大约为13.5nm。按照目前理论上认为的波长与蚀刻精度关系，EUV技术能够蚀刻出5nm以下工艺的晶体管。

　　随着集成电路产品技术需求的提升，光刻技术也不断地提高分辨率，以制作更微细的器件尺寸。全球光刻技术的进程。传统上提高光刻技术的分辨率无非是缩短曝光波长及增大镜头的数值孔径NA，通常缩短波长是最有效的方法之一。

　　但是目前在缩短波长方面，各家光刻设备商都遇到的困境，或者说缩短波长已经成为整个行业最大的挑战。在各种活跃的光刻技术中，EUV技术拥有最短的曝光波长，但是目前推进非常艰难，而193nm传统光学光刻技术虽然老迈，但是加入了沉浸式技术配合之后，已经能够延伸到22nm左右工艺中。

2. 若干常用光刻技术

2.1 最为活跃的193nm浸入式光刻技术简介

　　直至2002年底浸入式技术迅速成为光刻技术中的新宠，而此前业界并没有认为浸入式技术有如此大的功效。因为此种技术的原理清晰及配合现有的光刻技术变动不大，获得了人们的极大赞赏。

　　　　

　　　　　　　　　　　　　　　　图6.传统干式光刻技术

　　在传统的光刻技术中，其镜头与光刻胶之间的介质是空气，而所谓浸入式技术是将空气介质换成液体。实际上，浸入式技术利用光通过液体介质后光源波长缩短来提高分辨率，其缩短的倍率即为液体介质的折射率。例如，在193nm光刻机中，在光源与硅片（光刻胶）之间加入水作为介质，而水的折射率约为1.4，则波长可缩短为193/1.4=132nm。

　　　　

　　　　　　　　　　　　　　　　图7.浸入式光刻技术

　　如果放的液体不是水，或者是其它液体，但折射率比1.4高时，那实际分辨率可以非常方便地再次提高，这也是浸入式光刻技术能很快普及的原因。

　　浸入式技术目前采用的是两次去离子的蒸馏水，碰到主要的问题如下：

　　在浸入式光刻机系统中，由于多种原因都可能产生气泡，如减压、气泡表面的空气渗透、硅片表面的空气吸入或者与光刻胶表面的作用等。曾经作了气泡从形成到破裂的寿命试验，实验发现（包括理论的估计）微细气泡的寿命正比于它的直径，许多微细气泡在破裂之前实际己经分解。

　　193nm浸入式光刻技术是所有活跃的光刻技术中最为长寿最富有竞争力的，从这项技术一经提出，就获得了全球半导体厂商的一致认可。因为它的构成方法可行并且投入小，除了节省设备制造商以及制程采用者大量研发及导入成本之外，它还击败开发过程问题重重的157nm光源的干式光刻技术。

2.2 生不逢时的157nm干式光刻技术

　　157nm光刻，传统上被称为光学方法的极限，其光源采用氟气准分子激光，发出波长157nm附近的真空紫外光。总的来说，目前氟气准分子激光器功率己可达20W，157nm光刻尚处在研发之中。

　　继深紫外光（193nm）光刻技术之后，真空紫外光刻技术快速发展，最初的应用目标是65 纳米技术节点。其光源采用氟气准分子激光，激发出波长157nm附近的真空紫外光，目前氟气准分子激光器已经商品化，商业上已生产出20 瓦功率的157 纳米激光器。

　　波长短到157nm时，大多数的光学镜片材质在短波长下都是高吸收状态，会将激光的能量吸收，受热膨胀的影响而造成球面像差。而氟化钙为低吸收材质，便成为157nm光刻技术中光学镜片的主要材质。近年来氟化钙镜片的研磨技术愈来愈成熟，镜片的表面粗糙度已经可以小于0.2nm，其吸收系数可至0.001cm-1。

　　目前157nm光刻的主要困难如下：

　　当波长短到157nm时，大多数的光学镜头材料都是高吸收态，易将激光的能量吸收，受热膨胀后而造成球面像差。目前只有氟化钙为低吸收材料，可供157nm使用。目前二氟化钙镜头结构在双折射等技术问题方面尚无法解决，加之产量需求少，而投入非常大。造成成本昂贵。

　　有机材料的软Pellicle不可能承受157nm的辐射（因辐射吸收热量太大），而无机材料的硬Pellicles必须用熔融的石英材料经特殊的加工制成，加工成非常薄的材料非常困难，800μm的厚度就可能因为重力而下垂。

　　2003年对于全球半导体工业是个值得回忆的年份，5月份Intel公司突然宣布放弃157nm技术，将继续使用193nm浸入式光刻技术进行65nm及45nm的制程，并继续拓展193nm浸入式光刻技术，使之能够适应更深层次的工艺需求，同时计划采用极短紫外光（EUV）来制作22nm以下的制程。

　　Intel的此举尤如重量级炸弹一样，因为实则上将157nm技术跳了过去。众所周知，Intel是全球光刻设备最大的买主，Intel的任何动作，将在全球半导体业界引起极大的反响。而不采购157nm光刻相关设备，则意味着Intel放弃了这个被称为传统意义上光学极限的光刻技术。

　　　　

　　　　　　　图8.ITRS 2005路线图实际上已经把157nm光刻技术抛弃

　　尽管Intel宣布决定放弃157nm光刻，但是业界在157nm光刻技术的进程并没有因此停顿，至少在32nm光刻技术的选择方法中是一个重要的筹码，因为157nm也能附加浸入式技术而提高分辨率。

2.3 前景光明的EUV极端远紫外光刻

随着光刻技术的进步，在157nm之后人们称之为下一代光刻技术（NGL）。其中EUV是最有前途的方法之一，也是今天我们讨论的主角。EUV技术最明显的特点是曝光波长一下子降到13.5nm，在如此短波长的光源下，几乎所有物质都有很强的吸收性，所以不能使用传统的穿透式光学系统，而要改用反射式的光学系统，但是反射式光学系统难以设计成大的NA，造成分辨率无法提高。

　　　　

　　　　　　　　　　　　　　图9.发展中的EUV光刻技术

　　EUV技术还有些其它优点，如可通用KrF曝光中的光刻胶以及由于短波长，不需要使用OPC（光邻近效应的图形补偿）技术等，大大降低了掩模成本。

　　EUV技术的主要挑战如下：

　　美国Cymer公司从1997年起就开始EUV光源的研制，目前的技术路线有三种：第一种源自Cymer的高密度等离子体激光器；第二种是放电型等离子体激光器（DPP）；第三种是基于激光产生等离子体（LPP）技术。为实现芯片批量生产需要高功率的激光器，同时又是降低EUV光刻机的关键。目前EUV光源的功率己可达10W，试验样机的要求是30W，而真正满足批量生产要求是100W。

　　在EUV光刻技术中，由于掩模是采用反射式（通常都是穿透式），所以掩模的制作十分困难。一般采用80层堆叠的Mo/Si薄膜，每一个Mo（钼）层与Si（硅）层的厚度分别为2.8nm及4.0nm。而且要求每层必须绝对平滑，误差只容许一个原子大小，所以如何制作多层涂布低缺陷的掩模仍是个大挑战。目前认为在掩模上的颗粒尺寸在50nm时就无法接受，所以通常要采用掩模修正技术，如离子铣，或者用电子束在局部区域加热气化修正多余的图形等。另外涉及到掩模的储存、运输及操作也非常困难。

　　从EUV辐射的残骸可能破坏EUV系统的光学镜片，作为近期目标，镜片的寿命至少要几个月。业界为了EUV，即下一代光刻技术付出了许多努力，如美国的EUVLLC、欧洲的EU41C、日本的ASET及EUVA等公司。

3. EUV技术

3.1  EUV技术原理浅析

　　为了继续缩小线宽，扩大芯片容量，人们一直在开发新的集成电路生产技术。如：X射线接近式光刻、电子束投影光刻、离子柬投影光刻和软X射线投影光刻等。为了强调软X射线投影光刻与现有光刻的连续性，现在普遍称其为“极紫外投影光刻”。极紫外投影光刻EUV的几个关键技术已经突破，最有希望成为下一代集成电路的生产技术。它采用13nm的工作波长，理论上适用于线宽22nm以下的集成电路生产。

　　EUV是目前距实用化最近的一种深亚微米的光刻技术。他仍然采用前面提到的分步投影光刻系统，只是改变光源的波长，即采用波长更短的远紫外线。目前已经采用248nm、193nm的准分子激光光刻出0.18um的细线条，在采用近程校正、移相掩膜等新技术后可达到0.15um。波长为157nm的准分子激光光刻技术也将近期投入应用。如果采用波长为13nm的EUV，则可得到0.1um的细条。采用的EUV进行光刻的主要难点是很难找到合适的制作掩膜版的材料和光学系统。

　　关于EUV理论上的探讨和初步的实验在 80年代中期就有学者做过相关工作。但一直到90年代末期，芯片工艺的飞速发展以及微缩过程中所遇到的种种难题才使得工业界产生了紧迫感。而且集成电路发展的过程也清楚地显示，如果不对当前的芯片工艺做大刀阔斧的改进，尽快地推出EUV工艺，摩尔定律甚至整个芯片工业都将面临前所未有的危机。

　　1997年由Intel、AMD、Micron、Motorola、SVGL、USAL、ASML组成极紫外有限公司（EUVLLC）和在加州的三个国家实验室成立。

　　EUV系统主要由四部分构成： 

• 极端紫外光源
• 反射投影系统
• 光刻模板（mask）
• 能够用于极端紫外的光刻涂层（photo-resist）　

　　　　

　　　　　　　　　　　　　　　　　　图10.EUV光刻技术原理

　　无论是哪个部分，传统的光刻工艺都无用武之地，需要重新设计。

　　极端紫外光源非常难设计，现有的激光器在极端紫外光谱输出功率低，无法达到光刻所需的能量要求。而让问题变得更复杂的是，极端紫外光会被绝大多数的材料吸收，包括空气，传统的光刻透射投影设备等。

3.2  EUV技术目前的定位困境

　　由于193nm沉浸式工艺的延伸性非常强，同时EUV技术耗资巨大进展缓慢。现在各家厂商对于EUV光刻目前的应用，基本上可以用绝望来形容，但是对于这项技术未来的前景，所有开发商都从未放弃。EUV的问题到现在都还没找到合适的快速稳定性变的光溶胶，找不到合适的光溶胶，刻深和侵蚀速率就没办法控制。

　　　　

　　　　　　　　　　　　　　　　图11.EUV技术所需要的掩膜

　　各家厂商都清楚，半导体工艺向往下刻，使用EUV技术是必须的。而且EUV技术也能通过液相折射来降低波长，因为所有折射都可以降低波长，也就是说EUV技术可以有效拓展工艺深度。但是现在困扰光刻胶的问题不是波长，而是频率，光的能量不够，就没办法诱发反应。波长越短，频率越高，光的能量正比于频率，反比于波长。但是因为频率过高，传统的光溶胶直接就被打穿了。现在材料学，固体物理和凝聚态物理已经从全部方向上开始制约半导体工艺的发展了。

　　　　

　　　　　　　　　　图12.在45nm工艺的蚀刻方面，EUV技术已经展现出一些特点

　　所以现在EVU技术要突破，从外部支持来讲，要换光溶胶，但是合适的一直没找到。而从EUV技术自身来讲，同时尽可能的想办法降低输出能量。

　　Intel和IBM还有AMD都已经用EVU蚀刻出一些图案，问题是不是光刻出图案就可以了，影响刻蚀质量的因素除了边缘稳定性，还有刻深。

　　EUV（极紫外线光刻技术）是下一代光刻技术（<32nm节点的光刻技术）。它是采用波长为13.4nm的软x射线进行光刻的技术。英特尔、IBM是EUV光刻技术的积极支持者，ASML、尼康、佳能是EUV光刻机的开发商。根据2007年得到的资料，ASML已研制出2台试用型EUV光刻机供32nnl工艺研发用，不作生产用，设备名称AlphaDemoTool（ADT），价格6500万美元。一台给美国纽约州Albang大学纳米科学与工程学院（CSNE），另一台给比利时IMEC微电子中心。

　　根据ASML官网的消息，Apart from the two prototype machines (see above), ASML had orders for six NXE:3100 systems, all of which have been shipped. ASML has received 11 orders for the following model, NXE:3300B.

　　　　　

　　　　　　　图13.台积电公司订购ASML公司极紫外光刻系统Twinscan NXE3100

　　近年来，EUV光刻技术研究成果与战绩：

　　1、2004年9月日本EUV光刻系统开发协会表示，正在瞄准CO2激光光源，它可降低激光成本20％。该协会正在研究2种光源，一是成本较高的激光产生的等离子，在中等聚焦下，消耗3.1W功率。若添加一个调压放大器，将YAG激光功率从现在的1.3 kW提高到1.5 kW，最终达4 kW 目标；二是存在碎片问题的放电产生等离子。

　　2、2005年德国xfreme Tech公司开发出800W EUV光源，2010年可达1000W。

　　3、2006年9月欧洲Focus GmH、Bielefeld大学和Maine大学联合推出用于EUV光刻机的光致电子显微镜，它对芯片不产生破坏作用，测量精度可达20nm特征尺寸。它是欧洲委员会资助EUV开发More Moor项目，为期3年（2004~2006年），投资2325万欧元。

　　4、2006年12月ASML以2.7亿美元收购半导体设计晶圆制造技术商Brion Tech公司，后者致力于计算光刻市场，包括设计验证、刻线增强技术和光学矫正等。

• 目前EUV光刻技术存在的问题：
  • 造价太高，高达6500万美元，比193nm ArF浸没式光刻机贵；
  • 未找到合适的光源；
  • 没有无缺陷的掩模；
  • 未研发出合适的光刻胶；
  • 人力资源缺乏；
  • 不能用于22nm工艺早期开发工作。

　　虽然目前EUV光刻技术还存在不少问题，但业界并未对它判处“死刑”，但是Intel和IBM之前的表态，充分表明193 nm ArF浸没式光刻技术将成为32nm/22nm工艺的主流光刻技术，EUV要想发挥实力还得等待时机。

　　下面是wiki中关于EUV的时间表描述：

　　At the 2011 LithoVision conference, Intel indicated that EUV technology is already late for even Intel's 10 nm design rule planning.^[170]

　　ASML has suggested that the 13.5 nm EUV wavelength is expected to be used down to 10 nm, beyond which a new EUV wavelength of 6.6 to 6.8 nm is expected to be used for finer resolution.^[171] Tools currently projected thru 2015 are not expected to reach 15 nm resolution.

　　Cymer delayed its EUV 20 W source delivery from first quarter to second quarter of 2012.^[172]

Samsung also delayed its EUV to after 2013.^[173] Likewise, GlobalFoundries and TSMC are delaying EUV use to beyond 20 nm node.^[174]

　　As of beginning of 2012, EUV has significant issues remaining in the areas of source power, defects, overlay, resist, and mask.^[175]

　　As of July 2012, 6 NXE:3100 tools (now discontinued)^[176] and 11 NXE:3300 tools have been ordered for process development and 4 NXE:3300 tools targeted for production;^[177] the latter order was split between Samsung and SKHynix.^[178]

　　At the 2013 EUVL Workshop, Intel announced that EUV would still be under development in 2015, and hence would be targeted for 2017 7 nm HVM. Consequently, 10 nm would be carried out with ArF immersion multiple patterning.^[179] TSMC^[180] and GlobalFoundries^[181] have made similar statements.

　　At the 2013 iEUVi Mask TWG update, it was revealed that the EUV mask infrastructure will have to be re-defined to allow the scaling to 14 nm half-pitch and beyond.^[182]This roadmap clarification also means continued delays for EUV.

4.EUV替代者之 二次曝光和二次图形曝光技术

　　远紫外光刻技术存在的问题为一批新兴技术提供了契机，譬如沉浸式光刻、无掩膜光刻和纳米压印光刻。但至少就32纳米和22纳米节点而言，领先的竞争技术还是193纳米沉浸式光刻，这项光刻技术涉及“两次曝光（double exposure）”和“两次图形曝光（double patterning）”这两个热门术语。

　　　　

 

　　　　　　　　　　　　图14.二次曝光原理图

　　二次曝光技术，是EUV的替代计划。简单来说就是先蚀刻一次，清洗，然后再蚀刻一次。这种技术目的在于解决目前EUV刻深不足的问题。EUV和传统曝光都可以使用这项技术，但是主要还是针对EUV做优化的。但是二次曝光有一个严重的问题，是清洗和界面。因为第一次刻蚀之后清洗出来的地面是绝对不可能平整的，这会极大得影响第二次刻蚀的质量。

　　VLSI研究公司认为，远紫外光刻技术有一席之地。远紫外光刻技术大有前途，但可能是在22纳米之后的某个时候。远紫外光刻技术会出现在16纳米阶段。同时VLIW对无掩膜光刻和纳米压印光刻较为悲观。其首席执行官G. Dan Hutcheson认为“除了研究领域外，无掩膜光刻不可能取得成功。纳米压印光刻技术也在半导体行业没有用武之地。”

　　　　

　　　　　　　　　　　　　　图15.IBM对于纳米压印光刻的研究

　　这样一来，193纳米沉浸式光刻技术成了近期的选择，EUV技术因为周边配合不力被继续推后。

　　IBM公司最近宣布，它并没有指望将远紫外光刻技术用于逻辑芯片的22纳米节点的早期开发阶段——之前IBM还对此寄予希望，远紫外光刻技术的前景显得更黯淡了。IBM及合作伙伴声称，它们会把193纳米沉浸式光刻技术向下扩展到22纳米节点，这要归功于两次图形曝光或者两次曝光技术。

　　在幕后，ASML、佳能和尼康彼此竞相开发新的193纳米沉浸式扫描光刻设备，这种设备用于两次曝光和两次图形曝光时代。首款这种设备定于2008年年中前后推出。

　　　　　

　　　　　　　　　　　　　　图16.二次曝光蚀刻成果

　　两次曝光的优点使得几家芯片生产商已经将两次图形曝光技术运用到集成电路生产，据说美光科技公司也在此列。两次图形曝光要求进行两次曝光，首先曝光一半线路、进行蚀刻、执行其他步骤。然后，另一光刻胶涂层做到圆晶上，另一半图案在第一批线路之间的空隙里面曝光。这种方法成本高、速度慢，但从技术上来说相对容易，不过要求大约2nm的套刻精度（overlay accuracy）。

　　对于两次曝光，它需要先曝光一批线路，然后在执行其他工艺步骤之前，将曝光图案移到邻近地方，对第二批线路进行曝光。虽然两次曝光速度比两次图形曝光快，但关键是找到一种非线性光刻胶——这种光刻胶的化学特性能够吸收来自邻近曝光的弱光，又不会形成图案。

　　至于逻辑芯片的生产，IBM上周提议后段制程采用基于暗场、双极照明的两次曝光技术。双极照明可以把掩膜图案分为X轴和Y轴两层，然后对它们进行两次曝光。

IBM在实验室里面使用了数值孔径为0.93的193纳米沉浸式扫描设备。IBM使用ASML的Maskweaver光学邻近校正工具和专门的三层光刻胶，声称已演示了第一层金属线之间的间距为90到100nm的器件。

　　IMEC已开发出一种两次图形曝光技术，能够获得50纳米半间距、单镶嵌设计。IMEC使用了数值孔径为0.85的193纳米沉浸式扫描设备。它还采用与双极照明相竞争的四极照明方案，使用了6%的软相移掩膜（PSM）和有机材料的双层光刻胶。

　　应用材料公司在技术大会上演示了一种类似方法：自对准两次图形曝光技术，该技术面向干式光刻而不是沉浸式光刻，从而引起了人们的浓厚兴趣。该方法采用了应用材料公司的先进图膜（Advanced Patterning Film）和等离子增强的化学气相沉积系统。应用材料公司薄膜事业部的高级副总裁兼总经理Farhad Moghadam说：“该方法能够使用193纳米“干式”扫描设备获得32纳米线路和间隙壁。”

5.EUV技术与光刻发展极限

　　在文章的这一部分，我们引用了Nature Photonics记者访问世界芯片制造协会SEMATECH、先进技术研究部副总裁John Warlaumont，就光刻技术的未来发展进行的采访。希望这段采访内容和John Warlaumont先生的回答，能解释大家对EUV技术的前景以及现在面对的困境。

1、光刻技术的当前状态怎样？

　　目前，芯片行业中的很多公司均采用193nm光刻技术或者193nm浸没式光刻技术以得到特征尺寸为32nm或者45nm的半道宽。线宽——在行业中包括一列线宽与相邻两线的间距——它代表刻写所能达到的最大密度，比单纯的特征尺寸更具有技术上的优越性。利用巧妙的图形成型方案，例如双重或者多重成型技术，可以得到大小为27nm的半道宽。

　　　　

　　　　　　　　　　　　　图17.EUV技术在实验室的应用示例1

　　　　　

　　　　　　　　　　　　　　图18.EUV技术在实验室的应用示例2

　　对于193nm光刻技术来说，这原本是不可能的。尽管目前193nm光刻技术仍然具有一定的市场，但很多人都认识到这应该是最后的光刻技术了。当我们在努力的接近光刻极限时，例如采用浸没透镜技术以提高系统的数值孔径，其它类型的刻写技术也开始了研究和应用。在众多的刻写技术中，特征尺寸已经不是唯一的驱动因素了，成本也是一个主要的考虑因素。双重图形成型技术要求在同一层面上刻写两次，而且还需要一个附加的腐蚀步骤，所以成本很高。这就是为什么很多公司转向极紫外（EUV）光刻技术的原因。这种技术可以得到特征尺寸仅为22nm的半道宽，但目前需求程度还不是很高，而且采用193nm光刻技术可以很容易达到当前水平，但是很多公司仍然选择采用这种技术，只因为其成本较低。

2、EUV光刻是下一代选择的技术吗？

　　答案是肯定的。很多半导体企业都对这种技术加以关注，并且投入大量的资金来建设这种技术所需的配套设施。由于EUV技术是所开发的各种技术中最为困难且最具有技术挑战的刻写技术，所以它需要该行业中最大规模的联合以争取在2012年或2013年把这种技术推向市场。刻写技术是半导体行业基础设施建设中最重要也是成本最高的环节，很多公司都在努力的把EUV技术推向市场。

3、为什么开发EUV技术十分困难？

　　EUV技术中最大的难题是EUV辐射容易被空气和其它材料吸收。这意味着需要开发新型的用于EUV技术的光学器件，新的掩膜以及新的技术。这也意味着EUV刻写的整个过程需要在真空中进行。

4、在EUV技术商用之前还有哪些困难需要克服？

　　在EUV技术商用之前，有许多的技术难点需要克服，但是最为关键的是光学器件的减少，光源以及掩膜问题。一个EUV刻写系统需要许多个由100层薄膜材料组成的反射镜。这些薄膜材料通常只有几个分子的厚度，这需要精确控制到埃的精度。不仅如此，用于EUV刻写技术的光源不能是普通的激光或者一般光源，而是通过激光或者放电方法得到的激发等离子体源。尽管人们在光源开发上已经取得了很大的进步，但是主要的问题是光源的功率达不到要求。目前的EUV系统只能传输刻写所需功率的10～20％，但是我们相信这个问题会及时得以解决。制作零缺陷的EUV刻写掩膜也是该技术面临一个重要问题，需要进一步开发研究。目前，人们采用电子束技术制作掩膜，但是制作效率太低。一些公司采用多束电子束刻写以增加制作效率，但是我担心这种技术实效性不够。EUV刻写技术只有在所有的基础设施都完备的情况下才能推向市场。掩膜技术是该领域中投资欠缺的环节，需要下大力气研究。

5、EUV技术的极限情况是什么？

　　我们相信采用EUV刻写技术可以得到特征尺寸达10nm的最小线宽，所以这种技术可以延续特征尺寸递减规律至少一代。每当人们预测一种技术的极限时，科学家和工程人员总会发现一种方法来打破这种极限。但是，对于EUV技术来说，我们已经开始达到这种技术的最小极限。例如，我们谈到的电子转换器件，这种器件仅由几个原子组成。在这种请况下，我们不知道极限是什么，也不知道我们从这个极限走向何方。要是有一天刻写技术不再像今天这样深刻影响着电子产业的发展，相反，一些其它的制造芯片的技术将会开发出来。

6、其它刻写技术情况如何？

　　关于下一代刻写技术，在制作集成电路上目前还没有一种技术比EUV技术更可行。然而，人们也开发了其它几种刻写技术用于其它方面，例如光子器件、微电子机械系统和记忆芯片等。纳米压印技术已经开始产业化，而且Sematech协会正在尝试着把该技术用于半导体行业。尽管这种技术具有很高的分辨率，但是这种技术属于刻写技术中的切触形式，而且还会引入很多缺陷，所以在集成电路中应用有限。这种技术在存储领域中具有很大的应用前景。自组装技术也是一种制作超细线宽的技术，前景很大。

5. 8位专家展望EUV光刻技术

　　1、Yan Borodovsky
    　　——英特尔高级研究员兼技术和制造部先进光刻技术总监

虽然之前一直都在推动EUV技术，但是英特尔目前正在考虑一种混合匹配的光刻战略。

　　“针对未来的IC设计，我认为正确的方向是具有互补性的光刻技术。193纳米光刻是目前能力最强且最成熟的技术，能够满足精确度和成本要求，但缺点是分辨率低。利用一种新技术作为193纳米光刻的补充，可能是在成本、性能以及精确度方面的最佳解决方案。补充技术可以是EUV或电子束光刻。”

　　“我认为，对于大批量制造而言，将EUV作为补充技术存在很多挑战，多波束电子束同样如此。NAND闪存厂商有更大的可能去引入某种新技术，就像我们之前试图引入EUV那样。实际上，逻辑芯片在布局、设计规则和限制方面有更大的自由度。因而我们可以理解，为什么三星将更加积极地部署EUV。他们别无选择，只能寄希望于波长更短、数值孔径（NA）更高和K1为0.25的技术。”

　　2、G. Dan Hutcheson
    　　——市场研究公司VLSI Technology CEO

　　“我认为该行业找到了正确方向。这个十年比上个十年好了太多。我记得在上世纪90年代，所有研究都在遵循下一代光刻的路线图，没有人搞别的东西。”

　　“而我们从事的是每年花费大量研发经费的不断发展的业务。要确保在将来的节点仍遵循摩尔定律，需要有两到三个可替代现有技术的方案。作为最后的手段，电子束技术总能保证写入的几何精密性，但缺点是它违反了摩尔定律。压印是一项非常有趣的技术，这项技术有待开发。EUV也是如此。”

　　“我们可利用现有的技术，即双重成型。如果我是芯片制造商，我会把大量资金投在双重成型技术上，因为现在我的光刻工具的产能基本上下降了一半。也就是说，每片晶圆的成本增加了一倍。因此我会需要双倍的工具，这对设备行业来说是个好消息。”

　　3、Burn Lin
    　　——台湾半导体制造有限公司微成型部高级主管

　　“该行业在某项技术上下的赌注太多。我认为把所有鸡蛋放在一个篮子里是很危险的。很多人都明白其中的道理。”

　　4、Kurt Ronse
    　　——IMEC公司光刻技术部总监

　　“我认为我们在沿着正确的方向前进，因为目前还没有很多替代办法；我们或者停止缩小尺寸，或者继续推动EUV技术。”

　　“EUV技术已经取得了很大的进步，该技术还没有大功告成，现在仍然有许多工作要做。但是在我看来，EUV和其他替代技术之间的差距在过去一年已经增大。目前其它替代技术都没能取得多大进展，而且它们在获取资金方面也面临困难。替代技术要达到目标将面临很大困难。这些替代技术必须专注于16或11纳米，因为它们拥有一些达到目标的方法和手段。如果继续专注于32纳米或22纳米，则会错过自己的目标。”

　　5、Walden Rhines
    　　——Mentor Graphics公司董事长兼CEO

　　“包括OPC和其它分辨率增强技术在内的计算光刻，是能够把我们从光刻机不断飙升的成本中解救出来的技术。在过去10年中，计算光刻在EDA市场上占有可用市场总量(TAM)的最大份额。”

　　6、Dan Rubin
    　　——Alloy Ventures公司风险投资专家

　　“日趋明显的一个现象，就是EUV技术无法充分利用传统光学光刻技术的基础架构。这个新颖的技术创新，要求EUV资源和反射型掩模供应链，而这个供应链尚未建立，另外，缺陷检测仍然需要大量投入、雄厚的资金以及进度方面的调整。即使完整技术解决方案所需的各部分能够准时组合，EUV高昂的成本也会令人无法承受，从而影响先进存储器设备的采纳。”

　　“在内存芯片市场，我一直支持压印光刻技术。依靠不到1亿美元的总投资，Molecular Imprints公司(MII)已取得了令人难以置信的进展，而且性能改进的步伐在持续前进。其CMOS工具的可用性和硬盘驱动工具的吞吐量，从技术角度来看颇令人震惊。如果将投入在EUV上的金钱和业内关注分一部分给它，MII今天可能已经有了次32纳米CMOS生产工具。”

　　7、Mark Melliar-Smith
    　　——纳米压印光刻供应商MII公司CEO

　　“这个行业限制了自己的发展前景。现在，它太过于关注单一解决方案。我认为这样不好。如果MII公司有去年EUV资金的1/12，我们可能已经在解决半导体市场众多遗留问题方面前进了很远，并已经做好12至18个月内投产的准备。”

　　8、Kazuo Ushida

    　　——尼康旗下精密设备有限公司总裁

　　“对于小批量生产，EUV看起来很有前途。但是EUV赶不上22纳米半节距路线图。EUV将会在晚些时候出现，也许会赶上16纳米节点。我们还没有计量工具。开发掩模工具将需要两年时间。”

6.  ITRS与光刻技术发展

　　《今日材料》（Materials Today）是Elsevier出版集团旗下的材料科学评论期刊，是一份在材料学业界享有盛名的出版物。《今日材料》在2008年评选出材料科学领域在过去50年间的十大进展。其中一些科研发现改变了该领域的研究方向，另外一些则为材料科学领域提供了新的机会和研究方向。

　　令人惊讶的是，排在首位的并不是某项具体的研究成果，而是一种优先选择研究方向和制定研发计划的方式——ITRS。《国际半导体技术蓝图》（ITRS）通过设定创新和技术需求的目标推动了微电子行业的巨大进展。ITRS融合了科学、技术和经济学，很难想象在材料学领域还有什么能超越它对这个领域进展所起的推动作用。

　　ITRS全称为 International Technology Roadmap for Semiconductors，中文译名为国际半导体技术蓝图。

　　ITRS是由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起的。

　　ITRS的目的是确保集成电路（IC）和使用IC的产品在成本效益基础上的性能改进，从而持续半导体产业的健康和成功。

　　ITRS每年会组织会议对半导体行业的发展方向进行讨论，通过全球芯片制造商、设备供应商、研究团体和consortia的协作努力，ITRS团队识别关键的挑战，鼓励创新解决方案，并欢迎来自半导体团体的分享。而最为重要的则是每年在会后发布的ROADMAP（线路图），ITRS在业内发布的ROADMAP具有半导体行业最高权威性。

　　　　　　　　　　　　图19.ITRS 2012 Litho Team关于光刻的Roadmap

　　从上图可以看出，EUV从2013年投入商用开始，将会在2015年15nm，2021年11nm节点上发挥越来越重要的作用。

本文参考文献：

[1]  光刻技术——半导体工业的“领头羊”
[2]  半导体光刻技术概况
[3]  湿浸式光刻技术成为半导体产业新宠
[4]  光刻技术的发展极限——SEMATECH公司副总裁访谈
[5]  光刻行业遭双重打击 下一代光刻技术面临难题
[6]  EUV技术对光刻胶，掩膜版的要求
[7]  极紫外投影光刻掩膜技术
[8]  193nm沉浸式光刻技术发展现状及今后难点
[9]  450mm，EUV，TSV都将延迟
[10] 沉浸式光刻缩小至22纳米节点，IBM抛弃EUV
[11] Intel欲将193nm沉浸式光刻技术延用至11nm制程节点

转载于:https://www.cnblogs.com/ouxiaogu/p/3408374.html