Signal tap 逻辑分析仪使用教程

本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操作软件，会让你在技术学习道路上无比的顺畅，告别技术学习小BUG卡破脑壳，告别目前忽悠性的培训诱导，真正的去学习去实战应用。话不多说，上货。

 

 

signal tap 逻辑分析仪使用教程

 

作者：郝旭帅  校对：陆辉

 

在之前的设计开发时，利用modelsim得出中间某单元的数据，并且输入也是设计者在testbench中自己给出的。但是，实际应用时，外部输入的信号不一定和我们在testbench中所描述输入的信号相同，就有可能导致RTL仿真成功，但是下板测试失败。

 

signal tap logic analyzer 采集并显示FPGA设计中的实时信号行为，从而无需额外的I/O管脚或者外部实验室设备即可检查正常器件操作期间内部信号的行为。

 

在数据获取期间，器件中的存储器模块存储采集的数据，然后通过JTAG通信电缆将数据传输到逻辑分析仪。

 

下图为signal tap lo