华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南

关注、星标、置顶公众号
适用对象

系列 产品型号
HC32L110 HC32L110C6UA / HC32L110C6PA / HC32L110C4UA / HC32L110C4PA /HC32L110B6PA / HC32L110B4PA / HC32L110B6YA
HC32F003 HC32F003C4UA / HC32F003C4PA / HC32F003C4PB
HC32F005 HC32F005C6UA / HC32F005C6PA / HC32F005D6UA / HC32F005C6PB

华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南

  • 摘要
  • 应用电路(最小系统,仅供参考)
  • 电源
  • 复位电路
  • GPIO
  • 晶振电路设计
    • 电路设计
    • 电路 layout
  • 接口电路设计介绍
    • I2C 接口电路设计设计
  • 编程模式说明


摘要

本篇文主要介绍基于 HC32L110 / HC32F003 / HC32F005 系列芯片的外围硬件设计,包含电源、GPIO、晶振、UART、SWD、I2C、器件封装、最小系统参考硬件设计等内容。

注意:
- 本应用笔记为 HC32L110 / HC32F003 / HC32F005 系列的应用补充材料,不能代替用户手册,具体功能及寄存器的操作等相关事项请以用户手册为准。


应用电路(最小系统,仅供参考)

基于华大系列芯片 HC32L110 / HC32F003 / HC32F005 中的 HC32L110,下面推荐了一种最小系统应用电路图,如下:
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第1张图片
注意:
– 每组电源都需要一组去耦电容,去耦电容尽量靠近相应电源引脚。


电源

基于华大芯片 HC32L110 / HC32F003 / HC32F005 进行电路设计时,每组电源(DVCC/AVCC)都需要一个去耦电容 4.7uF和一个旁路电容 0.1uF,PCB 布局时,电容尽量靠近相应电源引脚。
芯片的 VCAP 引脚:LDO内核供电输出 Pin(仅限内部电路使用,需外接 4.7uF+100nF的去耦电容);不能在外部连接任何负载。
所有的电源(DVCC/AVCC)和地(DVSS/AVSS)引脚必须始终 连接到外部允许范围内的供电系统上 。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第2张图片
MCU工作电压范围:1.8V≤DVCC/AVCC ≤5.5V。


复位电路

进行芯片硬件电路设计时,请在 RESETB 引脚和地(DVSS)之间接电容,与上拉电阻形成RC 迟延电路;应用中如果不使用 RESETB,必须将 RESETB 通过电阻(推荐 4.7K)上拉到DVCC。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第3张图片


GPIO

最多可提供 16个 GPIO 端口,其中部分 GPIO 与模拟端口复用。每个端口由独立的控制寄存器位来控制。支持边沿触发中断和电平触发中断,可从各种超低功耗模式下把 MCU 唤醒到工作模式。支持 Push-Pull CMOS 推挽输出、Open-Drain 开漏输出。内置上拉电阻、下拉电
阻,带有施密特触发器输入滤波功能。输出驱动能力可配置,最大支持 12mA 的电流驱动能力。16个通用 IO 可支持外部异步中断。
注意:

  • 当不使用 NRST功能时,RESETB 端口也可以配置为带上拉的数字输入端口 P00,外部上拉电路要保留。

晶振电路设计

电路设计

高速外部时钟(XTH)可以使用一个 4~32MHz的晶体/陶瓷谐振器构成的振荡器产生。两个引脚都有负载电容,在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第4张图片
低速外部时钟(XTL)可以使用一个 32.768KHz的晶体/陶瓷谐振器构成的振荡器产生。两个引脚都有负载电容。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第5张图片
注意:

  • 在阅读晶振厂商的提供的 datasheet 时,参数负载电容 CL(Load capacitance),是指电路中跨接晶体两端的总的有效电容,不是晶振外接的匹配电容;另外,在计算晶振电路的匹配电容值时,需要把晶振电路 PCB 的 layout走线到地的寄生电容考虑进去。
  • 芯片内已集成反馈电阻 R0。
  • 阻尼电阻 R1阻值的调试方法请参见后续晶振文章。

电路 layout

  • 摆放外部晶振单元和负载电容时,应尽可能靠近芯片端。
  • 外部晶振信号线走线应尽量短。走线宽度不要太细,最细也不要低于芯片 pin的宽度。
  • 在晶振局部电路相邻层 layer,应该有一个完整的覆地。
  • 应该在外部晶振周边用地线做保护隔离环(guard ring),地环线需要充分接地(多过地孔),减少外部晶振信号与其他信号之间的相互窜扰。(参考图 6)
  • 晶振电路要注意局部信号干净,力避外部干扰。在晶振电路附近或相邻 layer层尽量不要走线,尤其不允许走高速线、电源线、时钟线等。
    下面给出了实际 layout 设计的示意图,供参考:
    华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第6张图片
    华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第7张图片

接口电路设计介绍

I2C 接口电路设计设计

基于芯片进行 I2C 接口设计时,建议 I2C_SCL/I2C_SDA信号线接 1KΩ上拉电阻接电源。使用者可以根据 I2C 信号传输速率和外挂设备的不同,调节阻值。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第8张图片


编程模式说明

芯片支持两种编程模式:UART编程模式和 SWD编程模式。
HC32L110/HC32F003/HC32F005 系列芯片的接线方法如图 9所示。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第9张图片
UART模式下,HC32L110/HC32F003/HC32F005 系列芯片对应的烧录引脚方式如表 1和表 2所示。
华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第10张图片
注意:

  • HC32L110/HC32F003/HC32F005 系列所有的芯片 UART模式均支持上面表 1引脚方式。
  • 支持上面表 1引脚方式,同时也支持表 2引脚方式的 HC32L110/HC32F003/HC32F005 系
    列芯片,其丝印封装图的 Revision Code 位置标记 T
    下面列出的图 10和图 11包含了 HC32L110/HC32F003/HC32F005 系列所有的芯片封装丝印图,图中标明了 Revision Code的位置:
    华大HC32L110 / HC32F003 / HC32F005 系列硬件开发指南_第11张图片

关注微信公众号『芯缘意码』,查看更多内容,回复“加群”加入技术交流群。
淘宝 店铺 搜索 『芯缘意码』,购买开发学习板仿真器。
公众号:芯缘意码https://shop219666036.taobao.com


你可能感兴趣的:(华大单片机教程)