常用电平标准(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度
　　比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用
　　注意事项。
　　TTL：Transistor-Transistor Logic 三极管结构。
　　Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
　　因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
　　所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
　　LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
　　3.3V LVTTL：
　　Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
　　2.5V LVTTL：
　　Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
　　更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。
　　TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是
内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
　　CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
　　相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V
的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)
时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。

ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)

ECL门电路
　　优点：由于TTL门中BJT工作在饱和状态，开关速度受到了限制。只有改变电路的工作方式，从饱和型变为非饱和型，才能从根本上提高速度。ECL门就是一种非饱和型高速数字集成电路，它的平均传输延迟时间可在2ns以下，是目前双极型电路中速度最快的。
　　 缺点：ECL门的速度快，常用于高速系统中。它的主要缺点是制造工艺要求高，功耗大，抗干扰能力弱。而且由于输出电压为负值，若与其他门电路接口，需用专门的电平位移电路。
　　ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称,与TTL电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态.所以,ECL电路的最大优点是具有相当高的速度.这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色. 电路结构及工作原理
　　

　　与其它数字集成电路一样,ECL集成电路的逻辑功能也可以归结为基本门。
　　电路的工作过程.ECL集成电路的基本门为一对差分管对,其电路形式如下图所示:

　　
　　图中,第I部分为基本门电路,完成“或/或非”功能;第II部分为射极跟随器,完成输出及隔离功能;第III部分为基准源电路,具有温度补偿功能.
　　ECL集成电路的工作特点
　　1.在正常工作状态下,ECL电路中的BJT（双极结型晶体管）工作在截止区或线性区,为非饱和逻辑.集电极电位总高于基极电位,这就避免了BJT因工作在饱和状态而产生的存储电荷问题.
　　2.逻辑电平（表示数字电压的高、低电平）的电压摆幅小,输入电压变化ΔV1≈1V(-1.85~-0.81V),集电极输出电压变化ΔVO≈0.85V(-1.75~-0.9V),高低电平的电压差值已经小到只能区分BJT的导通和截止两种状态.集电极输出电压的变化小,这不仅有利于电路的转换,而且可采用很小的集电极电阻Rc.因此,ECL门的负载电阻总是在几百欧的数量级,使输出回路的时间常数比一般饱和型电路小,有利于提高开关速度.但逻辑摆幅小,对抗干扰能力不利.
　　3.由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以单元电路的功耗较大.
　　4.从电路的逻辑功能来看,ECL集成电路具有互补的输出,这意味着同时可以获得两种逻辑电平输出,将大大简化逻辑系统的设计.
　　5.ECL集成电路的开关管对的发射极具有很大的反馈电阻,又是射极跟随器输出,所以这种电路具有很高的输入阻抗和低的输出阻抗.射极跟随器输出同时还具有对逻辑信号的缓冲作用.
总结:ECL门的速度快,常用于高速系统中.它的主要缺点是制造工艺要求高,功耗大,抗干扰能力弱.而且由于输出电压为负值,若与其他门电路接口,需用专门的电平位移电路. 双极型逻辑门电路除了TTL和ECL之外,尚有集成注入逻辑门电路(IIL或I2L)和高阀值逻辑门电路(HTL).IIL电路由于它的电路简单,易于在硅片上实现高集成度的器件,因而在大规模和超大规模集成电路中得到应用.由于它的高、低电平电压差值很小,抗干扰能力较差,因而这种门电路的推广受到限制.至于HTL电路,虽然它有较强的抗干扰能力,但它的功耗大,开关速度也不高,已不生产,为CMOS电路所取代.

　　Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
　　速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了
PECL(ECL结构，改用正电压供电)和LVPECL。
　　PECL：Pseudo/Positive ECL
　　Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
　　LVPELC：Low Voltage PECL
　　Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
　　ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。
以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。
　　LVDS：Low Voltage Differential Signaling
　　差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电
阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
　　LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。
100欧电阻离接收端距离不能超过500mil，最好控制在300mil以内。 下面的电平用的可能不是很多，篇幅关系，只简单做一下介绍。如果感兴趣的话可以联系我。
　　CML：是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能
点对点传输。
　　GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。1.2V电源供
电。
　　Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
　　PGTL/GTL+：
　　Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
　　HSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和V¬¬CCIO=1.5V。和上面的
　　GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平
要求比较高(1%精度)。
　　SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结构，比较器一
端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。
　　HSTL和SSTL大多用在300M以下。
　　RS232和RS485基本和大家比较熟了，只简单提一下：
　　RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示0，-12V表示1。可以用MAX3232
等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。
　　RS485是一种差分结构，相对RS232有更高的抗干扰能力。传输距离可以达到上千米。