vivado的FIFO IP核

这是vivado中fifo的界面

下面依次介绍每个设置：

---

1.基本设置

---

fifo实现的方式有Common Clock同步和Independent Clocks异步两种，每种fifo下有四种存储形式：

Block RAM：使用FPGA内部的RAM
Distributed RAM：分布式RAM，使用内部的LUT和逻辑电路组成的fifo，
                当深度不大于128时可以使用
shift Register：移位寄存器形式，深度不大于32时可以使用
Built-in：内部自带的fifo，深度大于128可以使用

---

2.本地端口

---

Read Mode 读模式
    Standard FIFO 标准FIFO
    First Word Fall Through 第一个写入数据将被从ram中提前读出到读数据线，
                           第一个数据有效与empty无效同时，即当empty无效时，
                           不必读取，数据线上的数据已经有效，读信号有效后，
                           读数据线将显示下一数据地址

Data Port Parameters   数据接口参数
	write width    写宽度
	write depth    写深度
	read width    读宽度
	read depth    读深度
	（后面读的设置通常与写的设置相同）

Initialization 初始化
	Reset Pin    复位引脚
	Enable safety Circuit    启用安全电路  一般都要选上
	Reset Type   复位类型，有两种
	        异步复位和同步复位
    Full Flag Reset Value 复位的值，0为低电平复位，1为高电平复位
    

---

3.标志位设置

---

optional flag    选择的标志
    Almost Full Flag    几乎满标志位
    Almost Empty Flag    几乎空标志位
Handshaking Options  握手选项   用于设计什么是否读，什么是否写
    write port handshaking 
    	write acknowledge    写标志位  分为高有效和低有效
    	overflow    溢出标志
    Read port handshaking 
    	valid flag    有效读
    	underflow flag    读空标志
Programmable Flags  自定义标志位     用于自定义什么是否写满和什么时候读空的标准
	programmable full type  

在整个IP文件夹中，.veo文件为模板文件，复制时使用这个