实验一:全加器的设计

基本概念:
全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器

电路图：

真值表：

Module文件：

module Add(A,B,Ci,F,Co);
input A,B,Ci;
output F,Co;
wire A,B,Ci,F,Co;
xor X1(F,A,B,Ci),
    X2(S2,A,B);
and A1(S1,A,B),
   A2(S3,S2,Ci);
or 01(Co,S1,S3);
endmodule

仿真文件：

module test;
reg A;
reg B;
reg Ci;

wire F;
wire Co;

Add uut(
.A(A),
.B(B),
.Ci(Ci),
.F(F),
.Co(Co)
);

initial begin
A=0;B=0;Ci=0;

#100;

A=0;B=0;Ci=1;
#100;

A=0;B=1;Ci=0;
#100;

A=0;B=1;Ci=1;
#100;

A=1;B=0;Ci=0;
#100;

A=1;B=0;Ci=1;
#100;

A=1;B=0;Ci=1;
#100;

A=1;B=1;Ci=0;
#100;

A=1；B=1；Ci=1;
#100;

end 
endmodule

仿真波形：