《跟我一起写Makefile》学习笔记（二）

• 本文是学习陈皓先生《跟我一起写Makefile》系列blog的笔记。感谢陈皓先生撰写技术资料，为学习者作出的贡献。原文地址：跟我一起写Makefile

Makefile 综述

一. Makefile 里有什么？

• 显式规则：显式规则说明了如何生成一个或多的的目标文件。就是我们在写 Makefile 时明显指出的，目标文件、依赖文件、生成的命令。
• 隐晦规则：make 有自动推导的功能，所以我们可以比较简略地书写 Makefile。
• 变量定义：在 Makefile 中我们要定义一系列的变量，变量一般都是字符串。变量类似 C 语言中的宏，当 Makefile 被执行时，变量都会扩展到相应的引用位置上。
• 文件指示：
  
  • 在一个 Makefile 中引用另一个 Makefile，类似 C 语言中的 #include。
  • 根据某些情况指定 Makefile 中的有效部分，类似 C 语言中的预编译 #if。
  • 定义一个多行的命令。
• 注释：Makefile 中只有行注释，符号为 #。

二. Makefile 的文件名

• 默认的情况下，make命令会在当前目录下按顺序找寻文件名为“GNUmakefile”、“makefile”、“Makefile”的文件，找到了解释这个文件。
• 最好使用“Makefile”这个文件名。第一个字符大写比较醒目。
• 最好不要用“GNUmakefile”，这个文件是GNU的make识别的。
• 可以使用别的文件名来书写Makefile，比如：“Make.Linux”。如果要指定特定的Makefile，可以使用make的“-f”和“–file”参数，例如：

make -f Make.Linux
make --file Make.AIX

三. 引用其它的Makefile

• 在 Makefile 中使用 include 关键字可以把别的 Makefile 包含进来，这很像 C 语言的 #include，被包含的文件会原模原样的放在当前文件的包含位置。
• include 的语法是：

include 

• filename 可以是当前操作系统 Shell 的文件模式（可以保含路径和通配符）
• include 前面可以有一些空字符，但是绝不能是 [Tab] 键开始。include 和 filename 可以用一个或多个空格隔开。例如：有这样几个Makefile：a.mk、b.mk、c.mk，还有一个文件叫 foo.make，以及一个变量 $(bar)，其包含了 e.mk 和 f.mk。则下面的两个语句等价

include foo.make *.mk $(bar)
include foo.make a.mk b.mk c.mk e.mk f.mk

• make 命令开始时，会寻找 include 所指出的其它 Makefile，并把其内容安置在当前的位置，这就像 C 语言的 #include 指令一样。
• 如果文件都没有指定绝对路径或相对路径，make 会在以下几个路径中查找
  
  • 首先在当前目录下查找
  • 如果make执行时，有“-I”或“–include-dir”参数，那么 make 就会在这个参数所指定的目录下去寻找。
  • 如果目录< prefix > / include（一般是：/usr/local/bin 或 /usr/include）存在的话，make 也会去找。
• 如果有文件没有找到，make 会生成一条警告信息，但不会马上出现致命错误，而是会继续载入其他文件。完成 Makefile 的读取后，make 会重试这些没有找到或不能读取的文件。如果还是不行，make 才会出现一条致命信息。
• 如果想让 make 不理会那些无法读取的文件，继续执行，可以在 include 前加一个减号“-”，这表示无论 include 过程中出现什么错误，都不要报错，继续执行。和其它版本 make 兼容的相关命令是sinclude，作用是一样的。例如：

-include 

四. 环境变量 MAKEFILES

• 如果当前环境中定义了环境变量 MAKEFILES，那么，make 会把这个变量中的值做一个类似于 include 的动作。这个变量中的值是其它的 Makefile，用空格分隔。
• 它和 include 不同的是，从这个环境变量中引入的 Makefile 的“目标”不会起作用，如果环境变量中定义的文件发现错误，make 也会不理。
• 建议不要使用这个环境变量，因为只要这个变量一被定义，那么当你使用 make 时，所有的 Makefile 都会受到它的影响。
• 有时候你的 Makefile 出现了怪事，那么可以看看当前环境中有没有定义这个变量。

五. make 的工作方式

• GNU 的 make 工作时的执行步骤如下：（想来其它的 make 也是类似）
  
  • 读入所有的 Makefile。
  • 读入被 include 的其它 Makefile。
  • 初始化文件中的变量。
  • 推导隐晦规则，并分析所有规则。
  • 为所有的目标文件创建依赖关系链。
  • 根据依赖关系，决定哪些目标要重新生成。
  • 执行生成命令。
• 1-5 步为第一个阶段，6-7 为第二个阶段。第一个阶段中，如果定义的变量被使用了，那么，make 会把其展开在使用的位置。但 make 并不会马上完全展开，make 使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖关系决定要使用了，变量才会在其内部展开。