Linux makefile中的obj-$(XXX)

$(CONFIG_TEST) 是一个整体，$(xxx)表示引用变量 xxx

 

比如定义 CONFIG_TEST=y

 $(CONFIG_TEST)就是y

   obj-$(CONFIG_TEST) 就是 obj-y

    

  又比如定义 CONFIG_TEST=m

 $(CONFIG_TEST)就是m

   obj-$(CONFIG_TEST) 就是 obj-m

 

==============================================================

目标定义是Kbuild Makefile的主要部分，也是核心部分。主要是定义了要编译的文件，所有的选项，以及到哪些子目录去执行递归操作。 最简单的Kbuild makefile 只包含一行：
例子：
obj-y += foo.o 该例子告诉Kbuild在这目录里，有一个名为foo.o的目标文件。foo.o将从foo.c 或foo.S文件编译得到。
如果foo.o要编译成一模块，那就要用obj-m了。所采用的形式如下：
obj-y += /usr/kernel/ 表示该目录下的对应所有文件生成的 .o 目标文件。
例子：
obj-$(CONFIG_FOO) += foo.o $(CONFIG_FOO)可以为y(编译进内核) 或m(编译成模块)。如果CONFIG_FOO不是y 和m,那么该文件就不会被编译联接了

除了y、m以外的obj-x 形式的目标都不会被编译。
除了obj-形式的目标以外，还有lib-y library 库、hostprogs-y 主机程序等。