PCIe简介及引脚定义

参考文章：http://www.2cto.com/os/201607/523581.html

http://blog.csdn.net/michaelcao1980/article/details/42778405

随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。

PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCIe总线除了在连接方式上与PCI总线不同之外，还使用了一些在网络通信中使用的技术，如支持多种数据路由方式，基于多通路的数据传递方式，和基于报文的数据传送方式，并充分考虑了在数据传送中出现服务质量QoS (Quality of Service)问题。

  PCIe引脚定义如下，有4种接口尺寸，每种接口的1到11对引脚都是一样的，剩下的是差分数据线和时钟，数据线数量不同对应的PCIe尺寸也不一样，X1的PCIe板子可以插在X4的插槽上。