uboot 移植 sdram 频率修改问题

(1)修改BWSCON，mini2440 BANK0接NOR Flash，BANK4接DM9000，BANK6接RAM，对于mini2440，只要修改B4_BWSCON即可：



#define B3_BWSCON (DW16 + WAIT + UBLB)

//#define B4_BWSCON (DW16)

#define B4_BWSCON (DW16 + WAIT + UBLB)

#define B5_BWSCON (DW16)

……



#define B4_Tacs 0x0 /* 0clk */

#define B4_Tcos 0x3 /* 4clk */

#define B4_Tacc 0x7 /* 14clk */

#define B4_Tcoh 0x1 /* 1clk */

#define B4_Tah 0x3 /* 4clk */

#define B4_Tacp 0x6 /* 6clk */

#define B4_PMC 0x0 /* normal */

#define B5_Tacs 0x0 /* 0clk */



(2)然后修改 REFRESH 的刷新周期：

#define B7_SCAN 0x1 /* 9bit */

/* REFRESH parameter */

#define REFEN 0x1 /* Refresh enable */

#define TREFMD 0x0 /* CBR(CAS before RAS)/Auto refresh */

#define Trc 0x3 /* 7clk */

#define Tchr 0x2 /* 3clk */

//#define REFCNT 1113 /* period=15.6us, HCLK=60Mhz, (2048+1-15.6*60) */



# if defined(CONFIG_S3C2440)

#define Trp 0x2 /* 4clk */

#define REFCNT 1012

#else

#define Trp 0x0 /* 2clk */

#define REFCNT 0x4f4 /* period=7.8125us, HCLK=100Mhz, (2048+1-7.8125*100) */

#endif

_TEXT_BASE:

.word TEXT_BASE

；----------------------------------------------------------------------------------------------------------------------
我的疑问是：
1，从MINI2440的电路图中可以看到，BANK0接NOR Flash，BANK4接DM9000，BANK6接RAM，但在修改lowlevel_init.s时为什么只修改了BANK4，和DM9000相关的部分呢？
另外对于BANK4中这些参数的设定又是以什么为依据呢，为什么是这些值呢？比方说 #define B4_Tacc 0x7 /* 14clk */，为什么要把访问周期设置
为14个时钟周期呢，我看了DM9000的规格书，似乎并没有谈到Tacc，Tcos，等这些参数啊，也没看到详细的时序图中有这些参数啊？只是在S3C2440的规格书第5部分关于
BANKCONn的描述中有这些参数的描述，但取什么值由哪份资料的哪部分描述来决定呢？
2，同样的修改 REFRESH 的刷新周期中，这里的参数设定是以什么为依据的？
看了很多资料都讲这里要修改，但还是没弄明白为什么要这样改？郁闷中。。







；-------------------------------------------------------------------------------------------------------------------------
今天白天时为了搞明白第2个问题中REFRESH是如何设置的，我又把S3C2440和HY57V561620的规格书相关部分看了一遍。发现了
# if defined(CONFIG_S3C2440)

#define Trp 0x2 /* 4clk */

#define REFCNT 1012

#else
这段设置中Trp的设置缘由。
S3C2440中REFRESH寄存器的描述部分有对Trp的说明如下：
Trp    SDRAM   RAS   pre-charge Time    00=2 clocks  01=3 clocks  10=4 clocks  11=Not
HY57V561620中恰好提到了这个
RAS/ precharge time       Min  20  ns
这样子的话，看起来应该这样设置Trp的值：
1，因为在START.S中已经把mini2440的系统频率设定为405M，所以一个机器周期就是1/405M=2.4ns
2，SDRAM HY57V561620的规格书又告诉了这个RAS/ precharge time最小值为20ns
3，由1，2推出Trp=20/2.4=8 clocks（没有这个设置项！！）
搞了半天还是没看出这里设置为 #define Trp 0x2 /* 4clk */ 的原因，难道我看错了，他是把频率设置为200M的？

;--------------------------------------------------------------------------------------------------------------------------------------------------
9/13今天又有了点新发现，原来上次忽略了一个问题，SDRAM使用的是HCLK，并不是FCLK。
因为在START.S中已经把mini2440的系统频率设定为405M，并且设置了FCLK:HCLK:PCLK=1:4:8，所以这里的时间是以HCLK的单位度量的。
HCLK一个时钟周期是1/100M=10ns，SDRAM HY57V561620的规格书又告诉了RAS/ precharge time最小值为20ns，所以这里取4个时钟就可以理解了，它只需比最小值大就可以了。