GMII接口

物理接口收发器（PHY），它实现了OSI模型的第一层--物理层，它整合了大量的模拟硬件

媒体介入控制器（MAC），它实现了OSI模型的数据链路层的下半部分，主要负责控制与连接物理层的物理介质，典型的全数字器件，

 

 

MII

媒体独立接口（MII），是MAC与PHY连接的标准接口，MII接口提供了MAC与PHY之间，PHY与STA之间的互联技术。

提到MII，就免不了要涉及到RS,PLS,STA等术语，下面使他们之间的关系：

RS：所谓RS它的只要功能是提供MII和MAC/PLS之间的信号映射机制。关系如下图：

PLS：暂时未知。

STA：暂时未知。

MII接口主要包含四部分：

1. 从MAC层到PHY层的发送数据接口。

2. 从PHY层到MAC层的接受数据接口。

3. 从PHY层到MAC层的状态指示信号。

4. MAC层和PHY层之间传送控制和状态的MDIO接口。

MII接口包含一个数据接口和一个MAC和PHY之间的管理接口：

• 数据接口：包括分别用于发送器和接受器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。包括：

1. TX_ER：TX_ER与TX_CLK同步，在数据传输的过程中，如果TX_ER有效超过一个时钟周期，并且此时TX_EN有效，则数据通道中传输的数据是无效的。（TX_ER有效并不影响工作在10Mb/s的PHY或者TX_EN无效是的数据传输。在MII接口的链接中，如果TX_ER信号线没有用到，必须将它下拉接地）。
2. TXD[3:0]：TXD由RS驱动，与TX_CLK同步，在TX_CLK的时钟周期内，并且TX_EN有效，TXD上的数据被PHY接收，否则TXD的数据对PHY没有任何影响。
3. TX_EN：发送使能。TX_EN由reconciliation子层根据TX_CLK上升沿同步进行转换，时序如图所示。
4. TX_CLK：TX_CLK是一个连续的时钟信号（即系统启动该信号一直存在），它是TX_EN，TXD和TX_ER（信号方向为RS到PHY）的参考时钟。
5. COL：COL不需要同步于时钟。
6. RXD[3:0]：RXD由RS驱动，同步于RX_CLK,在RX_CLK的时钟周期内，并且TX_DV有效，RXD上的数据被RS接收，否则RXD的数据对RS没有任何影响。
7. RX_ER：RX_ER同步于RX_CLK，其在RX通道中作用类似与TX_ER对于TX通道数据传输的影响。
8. RX_CLK：它于TX_CLK具有相同的要求，所不同的是它是RX_DV, RXD和RX_ER（信号方向是从PHY到RS）的参考时钟。RX_CLK同样是由PHY驱动，PHY可能从接收到的数据中提取时钟RX_CLK，也有可能从一个名义上的参考时钟来驱动RX_CLK.
9. CRS：CRS不需要同步于参考时钟，只要通道存在发送或者接收过程，CRS就需要有效。
10. RX_DV：RX_DV同步于RX_CLK，被PHY驱动，它的作用如同于发送通道中的TX_EN,不同的是在时序上稍有一点差别：为了让数据能够成功的被RS接收，要求RX_DV有效的时间必须覆盖整个FRAME的过程。

• MII管理接口：是一个双信号接口，通过管理接口，MAC就能监视和控制PHY。器管理是使用SMI总线通过读写PHY的寄存器来完成的。一个是时钟信号（MDC(management data clock)）。另一个是数据信号(MDIO(management data input/output)).

1. MDC：由站管理试题向PHY提供，作为MDIO信号上传送信息的定时参考。MDC是一种非周期性的信号，没有最高或最低时间。无论TX_CLK和RX_CLK的标称周期如何，MDC的最小高低时间应为160ns，MDC的最小周期为400ns。
2. MDIO：是PHY和STA之间的双向信号。它用于在PHY和STA之间传输控制信息和状态。控制信息由STA同步地针对MDC驱动并且由PHY同步地采样。状态信息由PHY针对MDC同步驱动并由STA同步采样。

PHY里面的部分寄存器是IEEE定义的，这样PHY把自己的目前的状态反映到寄存器里面，MAC铜锁SMI总线不断的读取PHY的状态寄存器以得知目前PHY的状态。例如链接速度，双工能力等。当然也可以通过SMI设置PHY的寄存器达到控制的目的。例如流量控制的打开和关闭、自协商模式还是强制模式等。无论是物理链接的MII总线和SMI总线，还是PHY的状态寄存器和控制寄存器都是有IEEE规范的。因此不同公司的MAC和PHY一样可以协调工作。当然为了配合不同公司的PHY的自己特有的一些功能，驱动需要做相应的修改。

PHY

PHY是物理接口收发器，它实现OSI模型的物理层。IEEE-902.3标准定义了以太网网PHY。包括MII/GMII子层、PCS（物理编码子层）、PMA（物理介质附加）子层、PMD（物理介质相关）子层、MDI子层。STA（Station menegement entity），管理实体，一般为MAC或CPU。STA通过SMI（Serial manage interface）对PHY的行为，状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。PHY的基本结构如下图：

PHY寄存器

PHY寄存器的地址空间为5位，从0到31最多可以定义32个寄存器，IEEE802.3定义了地址为0-15这16个寄存器的功能，地址16-31的寄存器留给芯片制造商自由定义如下表所示：