ITE EC代码解析1

1.EC芯片IT8110E Datasheet

2.download_board tools的使用

关于internal flash和external flash的区别了解。
#if 0     //关闭internal mirror，后续只需 external flash即可
 if(Read_Eflash_Byte(0x00, 0x00, 0x4D) != 00)
 {
 Do_Eflash_Write_1Byte(0x00, 0x40, 0x00, 0x4D);
 }
#endif

3.IT8110E电路图信号与代码定义的对应关系

(1)、GPIO寄存器定义

#define PortB6_Ctrl     INPUT          //SLP_S3
GPB6表示侦测SLP_S3信号

(2)、GPIO信号宏定义

#define IS_PCH_SLP_S3_HI()      IS_MASK_SET(GPDRB, BIT(6))         //GPB6置位
#define IS_PCH_SLP_S3_LO()      IS_MASK_CLEAR(GPDRB, BIT(6))     //GPB6置0

4.复习单片机体系架构与内存空间定义

(1)、单片机引脚定义
(2)、存储器结构与工作原理

5.baytrail平台时序理解

(1).sSEQ_S5_to_S0
PWRBTN_N->EC_EN_5_3.3->+V1.8A_PWRGD->EC_RSMRST_N->EC_PWRBTN_N->EC_SLP_S4_N->SUSON->EC_SLP_S3_N->+V5S_EN->VR_READY->+V3.3S_EN->+V1.8S_PWRGD->ALL_S_PWRGD->ALL_SYS_PWRGD->DELAY_ALL_SYS_PWRGD->PLTRST_N

(2).sSEQ_S0_to_S5
(3).sSEQ_S0_to_S3
(4).sSEQ_S3_to_S0
(5).sSEQ_S5_to_G3
(6).sSEQ_G3_to_S5

6.信号解释

Allocation	Input / Output	Description
DELAY_ALL_SYS_PWRGD	O	告知CPU ALL_SYS_PWRGD信号已完成延迟,用于时序控制
ALL_S_PWRGD	O	通知外围电路Core电均已OK,用于时序控制
BAT_INJ_N	I	侦测电池插入PC信号
VR_READY	I	侦测+VCORE和+VGFX电的Powergood信号,用于时序控制
EC_GSEN_CLK	I/O	预留调试用SMBus的CLK
EC_GSEN_DATA	I/O	预留调试用SMBuS的DATA
PM_SUS_STAT_N	I	"This signal is asserted by the
SoC to indicate that the system will be entering a
low power state soon."
EC_SLP_S3_N	I	侦测SLP_S3信号（即PM_SLP_S3_N)
SIO_GP60	I/O	预留BIOS调试用
CHR_SCL	I/O	与Charge IC和Battery通讯的SMBus CLK
CHR_SDA	I/O	与Charge IC和Battery通讯的SMBus DATA
EC_SLP_S4_N	I	侦测SLP_S4信号（即PM_SLP_S4_N)
PLTRST_N	I	PLATFORM RESET(1.8V)
EC_SHDN_N	O	预留控制Audio的功放Shutdown信号
ALL_SYS_PWRGD	I	侦测外围电路Core电是否OK,用于时序控制
EC_RSMRST_N	O	告知CPU RSMRST信号已发出
PWRBTN_N	I	侦测PWRBTN是否按下
EC_PWRBTN_N	O	发出PWRBTN信号给CPU
POWER_LED	O	控制Power的LED显示灯
CHARGER_LED	O	控制Charger的LED显示灯
PM_ACPRESENT	O	This input pin indicates when the platform is plugged into AC power.
EC_BATLOW_N	O	告知CPU电池的电量过低
EC_WAKE_SCI_N	O	System Control Interrupt信号
+V1.8A_PWRGD	I	侦测+V1.8A电的Powergood信号,用于时序控制
SIO_SPI_CSJ	I/O	Serial Flash Chip Enable
SIO_SPI_MOSI	I/O	Serial Flash In
R_SPI_MISO	I/O	Serial Flash Out
SUSPWRDNACK	I	"Suspend Power Down Acknowledge: Asserted
by the SoC when it does not require its Suspend
well to be powered."
SIO_SPI_CLK	I/O	Serial Flash Clock
LPC_CLKRUN_N	I/O	LPC的CLKRUN信号
EC_SOC_SMI_N	O	EC的SMI信号
EC_RT_SCI_N	O	EC的SCI信号
EC_EN_5_3.3	O	控制+V3.3A和+V5A电Enable,用于时序控制
+V3.3S_EN	O	控制+V3.3A电转换为+V3.3S电,用于时序控制
+V5S_EN	O	控制+V5A电转换为+V5S电,用于时序控制
SUSON	O	控制+VDDR电Enable,用于时序控制
+V1.8S_PWRGD	I	侦测+V1.8S电的Powergood信号,用于时序控制
L_AD0	I/O	LPC Address Data信号
L_AD1	I/O	LPC Address Data信号
L_AD2	I/O	LPC Address Data信号
L_AD3	I/O	LPC Address Data信号
LPC_CLK0	I/O	LPC的CLK信号(CPU发出的CLK信号)
L_FRAME_N	I/O	LPC的FRAME信号
SERIRQ	I/O	LPC的SERIRQ信号
BAT_THRM_N	I	侦测Battery温度信号
ACOK	I	侦测Adapter插入PC信号