Verilog刷题-2-Build a circuit with no inputs and one output. That output should always drive 1

代码

module top_module( output one );

// Insert your code here
    assign one = 1'b1;

endmodule

结果

这里的warning没啥问题，因为就是题目的要求。