基于FPGA的多功能时钟（verilog语言）

设计内容

基于GX-SOC/SOPC专业级创新开发实验平台，实现以下功能

1. 数字钟功能：可以显示时、分、秒。
2. 调时功能：可以校正时间。
3. 闹钟功能：能对设置的时间进行蜂鸣器提醒。
4. 秒表功能：能对设置的时间进行倒计时。
5. 日期设置功能：可以显示年月日并进行设置。

设计方案

主要功能模块说明：

• 控制模块：实现5个模块的切换（“设置”切换，“显示”切换）
• 时分秒模块：用数码管显示时分秒，处于“工作模式”时，秒对应数码管每隔一秒加一，并实现分钟小时的进位。
• 时分秒设置模块：用数码管显示待设置的时分秒数值，处于“时分秒设置模式”时，对应控制模块的“设置”按键可以实现对待设置的时分秒数值的设置，并通过时分秒模块的装载键实现对时分秒模块数字的载入。
• 年月日模块：用数码管显示年月日，处于“工作模式”时，日对应数码管每隔一天加一，并实现月年的进位。
• 年月日设置模块：用数码管显示待设置的年月日数值，处于“年月日设置模式”时，对应控制模块的“设置”按键可以实现对待设置的年月日数值的设置，并通过年月日模块的装载键实现对年月日模块数字的载入。
• 闹钟设置模块：用数码管显示待设置闹钟的时分秒数值，处于“闹钟设置模式”时，对应控制模块的“设置”按键可以实现对待设置闹钟的时分秒数值的设置，并通过闹钟模块的开关键实现对闹钟模块的开关设置。
• 静态共阳数码管显示模块:用于显示以上5个模块对应的数值。
• 独立控制模块：主要有两个按键，一个按键实现秒表的复位，另一个按键实现秒表开启/暂停状态的切换。
• 秒表模块：实现0.1秒的秒表计时精度。
• 独立数码管显示模块：用于显示秒表的各位和小数点后一位。

原理图

引脚分配图

原理图上引脚	引脚类型	FPGA引脚	实验箱功能
add0	Input	PIN_AB10	F3
add1	Input	PIN_AA10	F2
add2	Input	PIN_Y11	F1
beemp	Output	PIN_W11	led2
clk_disp	Output	PIN_AC10	led0
clk_in	Input	PIN_P25	50MHZ时钟
key[1]	Input	PIN_B22	SWA4
key[0]	Input	PIN_B21	SWA3
kstart_beemp	Input	PIN_A21	SWA2
start_sfm	Input	PIN_F6	SWA1
load1	Input	PIN_AE6	F4
load2	Input	PIN_AC22	F8
smg1[7]	Output	PIN_U12	独立数码管显示模块
smg1[6]	Output	PIN_V11	独立数码管显示模块
smg1[5]	Output	PIN_Y12	独立数码管显示模块
smg1[4]	Output	PIN_AA12	独立数码管显示模块
smg1[3]	Output	PIN_AE12	独立数码管显示模块
smg1[2]	Output	PIN_AD12	独立数码管显示模块
smg1[1]	Output	PIN_AF13	独立数码管显示模块
smg1[0]	Output	PIN_AE13	独立数码管显示模块
smg2[7]	Output	PIN_AC11	独立数码管显示模块
smg2[6]	Output	PIN_AD10	独立数码管显示模块
smg2[5]	Output	PIN_AF10	独立数码管显示模块
smg2[4]	Output	PIN_AE10	独立数码管显示模块
smg2[3]	Output	PIN_AE11	独立数码管显示模块
smg2[2]	Output	PIN_AD11	独立数码管显示模块
smg2[1]	Output	PIN_V13	独立数码管显示模块
smg2[0]	Output	PIN_V14	独立数码管显示模块
k5	Input	PIN_V22	F5
k6	Input	PIN_AF23	F6
k7	Input	PIN_AE23	F7
seg0[3]	Output	PIN_AC21	静态共阳数码管显示模块
seg0[2]	Output	PIN_AD22	静态共阳数码管显示模块
seg0[1]	Output	PIN_AD23	静态共阳数码管显示模块
seg0[0]	Output	PIN_AB21	静态共阳数码管显示模块
seg1[3]	Output	PIN_V18	静态共阳数码管显示模块
seg1[2]	Output	PIN_AE22	静态共阳数码管显示模块
seg1[1]	Output	PIN_AF22	静态共阳数码管显示模块
seg1[0]	Output	PIN_AD21	静态共阳数码管显示模块
seg2[3]	Output	PIN_AF21	静态共阳数码管显示模块
seg2[2]	Output	PIN_U18	静态共阳数码管显示模块
seg2[1]	Output	PIN_U17	静态共阳数码管显示模块
seg2[0]	Output	PIN_W19	静态共阳数码管显示模块
seg3[3]	Output	PIN_AF20	静态共阳数码管显示模块
seg3[2]	Output	PIN_AC20	静态共阳数码管显示模块
seg3[1]	Output	PIN_AB20	静态共阳数码管显示模块
seg3[0]	Output	PIN_AE21	静态共阳数码管显示模块
seg4[3]	Output	PIN_AA17	静态共阳数码管显示模块
seg4[2]	Output	PIN_AC19	静态共阳数码管显示模块
seg4[1]	Output	PIN_AD19	静态共阳数码管显示模块
seg4[0]	Output	PIN_AE20	静态共阳数码管显示模块
seg5[3]	Output	PIN_AB18	静态共阳数码管显示模块
seg5[2]	Output	PIN_V17	静态共阳数码管显示模块
seg5[1]	Output	PIN_W17	静态共阳数码管显示模块
seg5[0]	Output	PIN_AA18	静态共阳数码管显示模块

实验项目及详细文档

见链接: //download.csdn.net/download/qq_42816434/12127815.