点脑位数会影响载入文件的格式,注意查看工具的位数与电脑位数
实验3 流水线及流水线中的冲突
一.实验目的
(1)理解计算机流水线基本概念。
(2)理解MIPS结构如何用5段流水线来实现。
(3)理解各段的功能和基本操作。
(4)加深对数据冲突、结构冲突的理解,理解这两类冲突对CPU性能的影响。
(5)进一步理解解决数据冲突的方法,掌握如何应用定向技术来减少数据冲突引起的停顿。
二.实验内容和步骤
(1)、启动MIPSsim。
(2)、根据预备知识中关于流水线各段操作的描述,进一步理解流水线窗口中各段的功能,掌握各流水寄存器的含义。(用鼠标双击各段,就可以看到各流水寄存器的内容)
(3)、参照MIPSsim模拟器使用说明,熟悉MIPSsim模拟器的操作和使用方法。
(4)、选择配置菜单中的“流水方式”选项,使模拟器工作于流水方式下。
(5)、观察程序在流水线中的执行情况,步骤如下:
1)选择MIPSsim的“文件”—>“载入程序”选项来加载pipeline.s。
2)关闭定向功能。这是通过“配置”—>“定向”。
3)用单步执行一个周期的方式执行该程序,观察每一个周期中,各段流水寄存器内容的变化、指令的执行情况(“代码”窗口)以及时钟周期图。
4)当执行到第13个时钟周期时,各段分别正在处理的指令是:
IF:
ID:
WB:
画出这时的时钟周期图。
(6)、这时各流水寄存器中的内容为:
IF/ID.IR: 0
IF/ID.NPC: 52
ID/EX.A: 0
ID/EX.B: 0
ID/EX.IR: 0
ID/EX.Imm: 0
EX/MEM.ALUo: 0
EX/MEM.IR: 0
MEM/WB.LMD: 0
MEM/WB.ALUo: 0
MEM/WB.IR: 0
(7)、观察和分析结构冲突对CPU性能的影响,步骤如下:
1)加载structure_hz.s。
2)执行该程序,找出存在结构冲突的指令对以及导致结构冲突的部件。
fadd
4 67.30769%
结构冲突对CPU性能的影响:当发生冲突时,流水线会出现停顿从而降低CPU的性能。
解决结构冲突的方法:在流水线处理机中设置相互独立的指令寄存器和数据寄存器。
(8)、 观察数据冲突并用定向技术来减少停顿,步骤如下:
1)全部复位。
2)加载data_hz.s。
3)关闭定向功能。
4)单步执行一个周期,同时查看时钟周期图,列出在什么时刻发生了RAW(先写后读)冲突。
4 6 7 9 10 13 14 17 18 20 21 25 26 28 29 32 33 36 37 39 40 44 45 47 48 51 52 55 56 58 59
31 65 47.69231%
6)复位CPU。
7)打开定向功能。
8)单步执行一个周期,同时查看时钟周期图,列出在什么时刻发生了RAW(先写后读)冲突,并与步骤(3)的结果进行比较。
5 10 13 18 22 25 30 34 37
9)记录由数据冲突引起的停顿时钟周期数以及程序执行的总时钟周期数,计算采用定向技术后的性能是原来的几倍。
9 43
65/43=1.51倍
三.实验结果分析
三.实验结果分析
由于指令 处理过程分为取指令和执行指令两个阶段,不采用流水技术计算机里,取指闲时间较高;所以有了流水线技令和执行指令是周而复始重复出现,但是问题来了,取指令与执行指令有它们的各自部件来完成,所以执行部件利用率不高,空术;
好的流水线要充分流水;不发生断流;由于数据相关,结构相关,控制相关,导致我们的流水线不断流实现起来很困难;
为什么三种相关会对流水线造成影响?
结构相关:指令在重叠执行过程中,不同指令争用同一功能部件产生资源冲突是产生,例如:大多数电脑指令和数据保存在同一个存储器;某一时钟周期里,流水线既要完成某条指令对操作数的存储器访问操作MEM,又要完成另一条指令的取操作IF;
如何解决:暂停一个时钟周期,或者设置2个独立存储器存放操作数和指令
数据相关:由于指令相挨太近,上一条执行的结果要在下一条指令中执行;但是由于五段流水方式导致,先写后读的顺序变为了先读后写,发生先写后读RAM的数据相关冲突;
如何解决:后推法(停顿后继指令的运行,直至前面指令结果已经产生)
定向技术:(不必等执行结果送回寄存器,再次寄存器读出该结果,而是作为下一条指令的源操作数,直接将结果送到指令需要的地方,EX段末尾处产生结果)
五段流水线的各种各种操作
结构冲突
数据冲突
通过本次实验,需要知道五个流水线产生的背景,学习MIPS五个流水线的具体含义,以及各段的具体含义,IF ID EX MEM WB主要作用,知道数据结构控制相关所可能产生的数据冲突,结构冲突;对两种冲突所提出的解决的方法;
数据冲突采用定向功能对RAW(先写后读)冲突所产生得影响,后推法以及定向技术对冲突有所改进;
结构冲突可以插入暂停周期,停顿一拍再运行;或者设置相互独立的指令存储器和数据存储器,设置相互独立的指令/数据cache;
了指令的流水原理,以及分析了影响流水线性能的因素,并找出了很好的解决方案。