Cache高速缓存(命中率组相联全相联直接相联)

Cache高速缓存

基本描述

  • 位于CPU和主存之间;容量一般在几千字节到几兆字节之间;速度比主存快5-10倍;

由快速半导体组成、按内容存取

  • Cache访问速度仅此于CPU

局部性原理

  • Cache改善系统性能的依据是局部性原理
    • 时间局部性
    • 空间局部性

命中率

  • CPU所需要读取的指令/数据在Cache称命中
  • 若无命中,需访问主存

映像

地址映像:将主存与CACHE的存储空间划分为若干大小相同的页(或称为块)

tip:主存中每页(块)多大,Cache同

  • 直接相联映像

    Cache高速缓存(命中率组相联全相联直接相联)_第1张图片

  • 硬件电路较简单、但冲突率很高

  • 主存中的第几块只能放在Cache中的第几块,冲突率高

  • 全相联印象

    Cache高速缓存(命中率组相联全相联直接相联)_第2张图片

  • 电路难于设计和实现、只适用于小容量的cache、冲突率较低

  • 主存中的任一块可以调入Cache中的任一块,则Cache中需要需要记录主存块号,但查询复杂

  • 组相联印象

    • Cache中的块(页)再分组、主存分区也再分组(如16块一个区、2块一个组、一个区8组)

    • 组采用直接映像、块采用全相联印象

    • 组相联和全相联的折中

你可能感兴趣的:(计算机组成原理,Cache高速缓存,计算机组成原理,组相联映像,全相联映像,直接相联映像)