vivado中fft IP核的使用

姓名：刘保阔

学号：19021210887

【嵌牛导读】

      FFT（快速傅里叶变换）作为数字信号处理的核心算法具有重要的研究价值，可应用于傅里叶变换所能涉及的任何领域，如图像处理、音频编码、频谱分析、雷达信号脉冲压缩等数字信号处理领域。FFT的鲜明特征之一是计算离散傅里叶变换（DFT）的高效算法，把计算N点DFT的乘法运算量从N2次降低到N/2*log2N次。而采用FPGA实现FFT的缘由在于：FPGA具有并行处理、流水线处理、易编程、片上资源丰富等方面特点，用于实现高速、大点数的FFT优势明显。

【嵌牛正文】

    本设计使用的软件编程环境是Xilinx公司的Vivado 2018.3，笔者将从FFT IP核的创建，模块文件的编写，波形仿真等方面来具体讲述FFT算法在Xilinx FPGA上的实现。

【更新日志】

    1.修正了IP核创建时设置和下面verilog模块文件不对应的问题，本例程为128点FFT。

    2.FFT.interface.v模块有bug，现做了相应的修改。

    3.这个例程写的较早，有些地方可能过于复杂了，可参考我在CSDN上的文章https://blog.csdn.net/qq_43622265/article/details/105905927。

    1.FFT IP核的创建。

    在Vivado软件主界面，打开IP Catalog，在搜索框内输入FFT，然后找到Digital Signal Processing->Transforms->FFTs目录下的Fast Fourier Transform，双击进入配置界面。

图1

    进入到配置界面，左边是IP核的接口图、实现的一些细节信息和FFT的延迟，右边是Configuration、Implementation和Detailed Implementation三个标签卡。

    Vivado的FFT IP核支持多通道输入（Number of Channels）和实时更改FFT的点数（Run Time Configurable Transform Length）。Configuration标签下可设置FFT的点数（Transform Length）和工作时钟（Target Clock Frequency），以及选择一种FFT结构。FFT的结构包括流水线Streaming、基4 Burst、基2 Burst和轻量级基2 Burst，它们的计算速度和消耗的资源依次减少，可根据工程实际进行选择。

图2

  Implementation标签卡下可设置FFT的数据格式为定点Fixed Point或浮点Float Point；输出截位方式选择：不截位（Unscaled），截位（Scaled），块浮点（Block Floating Point）；设置输入数据的位宽和相位因子位宽。还有一些可选的附加信号，如时钟使能（ACLKEN），复位信号（ARESETn，低有效）等。“Output Ordering”用以选择FFT计算结果以自然顺序（Nature Order）或位倒序（Bit/Digit Reversed Order）输出。

图3

    Detailed Implementation里可设置优化方式、存储的类型。存储类型分为两种：Block RAM（块RAM）和Distributed RAM（分布式RAM）;优化方式可选择资源最优或者速度最优。

图4

配置完成后，可在Latency下看到计算fft所需的时间，可以以此衡量设计是否满足实时处理的要求。如不满足，可选择性能更好的FFT结构或选择可以提高运算速度的优化选项

图5

      2.模块文件的编写。

    IP核工作必须要满足一定的时序要求，所以需要编写一个fft核的接口模块（FFT_interface），用于产生该IP核的时序控制信号并将输入的实部、虚部数据根据需要拼接成一个数据。和该IP核交互是用AXI-Stream接口，关于AXI-Stream接口的时序可自行查一些相关资料，这里不做详细介绍。

图6

图7

    接口模块编写完成后就可在顶层模块（FFT_TOP）进行调用，并将其输出端口连接到FFT IP核上，以实现对IP核的时序控制。

图8

图9

图10

    此工程的RTL视图：该视图下，可清楚直观的显示各模块间的连线关系以及输入输出端口信息。

图11

    3.功能仿真。

    模块编写完成后，需要通过功能仿真来验证我们设计逻辑的正确性。进行仿真之前，我们需要编写仿真测试文件（testbench）。

图12

图13

    testbench中输入的时域波形数据是我们通过matlab生成的，在matlab中我们仿真的是采样率为2kHz情况下，频率分别为50Hz和200Hz的两正弦波叠加后的信号。

图14

    进行功能仿真时我们将仿真时长设置为11us。为了直观验证fft是否正确，可将输入的时域数据和做完fft后信号功率值的数据格式均设置为anolog（模拟），如下图，可以看到fft后的功率谱为两根独立的谱线，分别代表50Hz和200Hz两个频率点，和matlab仿真结果一致。

图15

图16

       程序设计到此就告一段落，对于该IP核更复杂的应用，大家可以阅读Xilinx官方提供的文档，根据自己的实际需要进行设计。限于笔者水平有限，文章内难免会有错误出现，希望大家批评指正。