[转帖]SignalTapII学习和POF及JIC文件生成

SignalTapII来源：http://hi.baidu.com/darius999/item/94f2ccf5a9e84fd06325d2d0

http://space.ednchina.com/ewebeditor/uploadfile/20110729215647222.pdf　Altare English PDF

POF文件生成设置：http://bbs.eetop.cn/thread-280891-1-1.html 方法：QuartusII--->“Assignments/Device”--->“Device anf Pin Option/Configuration”---> Configuration device”在下拉菜单中选择使用的串行EPCS4器件（EPCS器件选择，看原理图）--->“OK”。指定EPCS后，重新编译，产生了POF文件。

SOF是JTAG模式的下载，速度比较快，但是是掉电失效的。在JTAG模式下，固化程序可以用JIC文件（其产生看下方）下载到FLASH中，以达到掉电不失效。POF是ASP模式，是固化在芯片里的，速度比较慢，但是是不会失效的。一般在设计调试程序的时候用SOF烧写，应用的时候用POF烧写。

JIC文件生成来源：http://haocn01.blog.163.com/blog/static/175032497201011655944644/

我们使用的开发板芯片是ArriaV 5AGXFB3H6ES

Quartus II烧入EEPROM  

1.点击files→convert programming files

2.Program file type选择JTAG indirect configuration file（.jic）

3.Configuration device选择需要的eeprom型号：EPCQ256

4.单击input files to convert窗口中的flashloader，右侧的add device按钮变为有效，点击add device，选择所需型号：ArriaV 5AGXFB3H6ES

5.点击add sof data，然后点击input files to convert窗口中出现的sof data，右侧按钮随之变化，点击add file，选择相应的sof文件

6.设置完成后，界面如下。

7.点击generate完成文件转换

8.点击或者tools→programmer，删除当前文件，添加生成的jic文件，点击start等待烧录完成。注：按图中所示，将方框打钩。

为什么我按照上面介绍的方法进行下载，在电源关掉后打开却没出现我所要的现象呢？结果在我同学的电脑上严格按照上面的方法居然可以了。我觉得是系统的问题，他们说的电脑的问题。因为我的软件lisence跟他的软件lisence一样。

QuartusII文件可以分为五类：

   1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。

   2. 编译过程中生成的中间文件（.eqn文件和db目录下的所有文件）

   3. 编译结束后生成的报告文件（.rpt、.qsmg等）

   4. 根据个人使用习惯生成的界面配置文件（.qws等）

   5. 编程文件（.sof、.pof、.ttf等）

上面分类中的第一类文件是一定要保留的；第二类文件在编译过程中会根据第一类文件生成，不需要保留；第三类文件会根据第一类文件的改变而变化，反映了编译后的结果，可以视需要保留；第四类文件保存了个人使用偏好，也可以视需要保留；第五类文件是编译的结果，一定要保留。

在使用版本控制工具时，我通常保留第一类、第三类和第五类文件。但是第三类文件通常很少被反复使用。所以，为了维护一个最小工程，第一类和第五类文件是一定要保留的。