第四期“一生一芯”来了，欢迎报名

让你拥有一生中自己设计的第一颗CPU芯片

第四期“一生一芯”计划已经完成总体筹备工作，即将召开线上宣讲会：

• 时间：2月20日晚 19:30 - 20:30
• 腾讯会议：952-635-775
• B站直播：http://live.bilibili.com/24416626
• 官方网站：http://ysyx.org

图1 ：“一生一芯”项目组持续致力于全链条芯片设计能力和软硬件系统协同设计能力的培养，完善教学方案，扩大教学规模。自2019年首期启动以来，已历三期，培养规模持续扩大，培养成本也在逐步降低。

图2： 第三期“一生一芯”吸引了国内外168 所高校的 700 余名老师和同学报名参加，本科生占比 44%，硕士 50%，博士 6%；按年级来看，研一 27%，大三 23%，研二 14%，大二 11%。

图3： 第三期“一生一芯”分成两个批次流片，共计 48 个处理器核。完成设计的同学中，本硕博皆有分布，不少甚至是大一和大二报名参加的同学并达到流片要求——独立设计一颗RISC-V处理器核，并运行RT-Thread，顺利完成了流片。

图4： 第三期“一生一芯”流片提交的4个版图，目前是多处理器核集成到同一个SoC中，四期将尝试对各处理器核划定区域后，单独进行时钟约束和物理设计。

图5：第三期“一生一芯”的全流程（包括SoC和物理设计）都是由同学们自己完成。前期由经验丰富的工程师指导，此后独立完成。三期前端、SoC和后端由三名同学分别完成，此后会过渡到一名同学独立完成体系结构设计到RTL再到GDSII的全流程设计。

图6：第四期“一生一芯”将会引入“预学习”阶段，其目的是想根据同学们的知识基础，设置不同阶段但相同路线的培养方案。大家可以随着知识能力的提升，切换到不同的培养阶段。

图7：四期宣讲会信息，敬请关注。相比三期，四期会着重强化全链条设计能力，以及软硬件系统协同设计能力等方面的培养。同时尝试在芯片中加入SDRAM和VGA等IP，提升芯片的展示效果。

图8：感谢各位老师和同学对“一生一芯”项目的关注和支持。感谢“一生一芯”的发起单位国科大，感谢中科院计算所，鹏城国家实验室，北京开源芯片研究院和上海处理器技术创新中心。特别感谢本年度“一生一芯”的赞助单位字节跳动和网易有道。