系列文章目录
1.元件基础
2.电路设计
3.PCB设计
4.元件焊接
5.板子调试
6.程序设计
7.算法学习
8.编写exe
9.检测标准
10.项目举例
11.职业规划
一个普通专科生,拿什么拯救你的未来?
送给大学毕业后找不到奋斗方向的你(每周不定时更新)
中国计算机技术职业资格网
上海市工程系列计算机专业中级专业技术职务任职资格评审
OK,开始10章的系统学习之路吧!加油!
博主QQ:3106626529
本节所有图片来源
元器件各类封装(带图)
元器件基础知识在大学基本上都教了,所以就不讲了,直接从元器件应用开始
出处: EDA365电子论坛网
常见各类技术资料上,有些技术规范写道“无用的管脚不允许悬空状态,必须接上拉或下拉电阻以提供确定的工作状态。这个提法基本是对的,但也不全对。下面详细加以说明。
管脚上拉下拉电阻设计出发点有两个:
一个是在正常工作或单一故障状态下,管脚均不应出现不定状态,如接头脱落后导致的管脚悬空;
二是从功耗的角度考虑,就是在长时间的管脚等待状态下,管脚端口的电阻上不应消耗太多电流,尤其是对电池供电设备。
从抗扰的角度,信号端口优选上拉电阻。上拉电阻时,在待机状态下,源端输入常为高阻态,如果没有上拉电阻或下拉电阻,输入导线呈现天线效应,一旦管脚受到辐射干扰,管脚输入状态极容易被感应发生变化。所以,这个电阻是肯定要加的。下一个问题就是加上拉还是下拉。
如果加了下拉,在平常状态下,输入表现为低电平,但辐射干扰进来后,会通过下拉电阻泻放到地,就会发生从Low—High的一个跳变,产生误触发。相当于一个乞丐,你给了他10万元,他的生活方式就会从穷人到富人发生一个改变。
但如果加了上拉电阻,在平常状态下,输入表现为高电平,辐射干扰进来后,如果低也没关系,上拉电阻会将输入端钳位在高电平,如果辐射干扰强,超过了Vcc的电平,导线上的高电平干扰会通过上拉电阻泻放到Vcc上去,无论怎样干扰,都只会发生High—Higher的变化,不会产生误触发。相当于人家本来是一个富豪,你给了他10万元,他的生活方式不会发生任何的改变。
图1和图2是干扰状态下的电平示意图。图2中的低电平由VL变为VL+ΔV时,产生了从低电平到高电平的跳变,有可能使后级电路误动作的风险。
下一个问题就是,确定了用上拉电阻后,是不是上拉电阻就可以随便选了呢?答案当然是“no”。(如图3)
在前极输出高电平时,Vout输出电流,U为高电平。有两种情况:
1、当I0 >= I1 + I2
这种情况下,RL1和RL2两个负载不会通过R取电流,因此对R阻值大小要求不高,通常4.7 KΩ
I0 +I= I1 + I2
U=VCC-IR
U>=VHmin
由以上三式计算得出,R<=(VCC- VHmin)/I
其中,I0、I1、I2都是可以从datasheet查到的,I就可以求出来,VHmin也是可以查到的。
当前极Vout输出低电平时,各管脚均为灌电流,则:
I’= I1’ + I2’ +I0’
U’ =VCC-I’
U’ <=VLmax
以上三式可以得出:R>=(VCC- VLmax)/I’
由以上二式计算出R的上限值和下限值,从中取一个较靠近中间状态的值即可。
注意,如果负载的个数大小不定的话,要按照最坏的情况计算,上限值要按负载最多的时候计算,下限值要按负载最少的计算。
另一种选择方式是基于功耗的考虑。根据电路实际应用时,输出信号状态的频率或时间比选择。若信号Vout长期处于低电平,宜选择下拉电阻;若长期处于高电平,宜选择上拉电阻。为的是静态电流小。
出处:百度文库
I2C通信的接口之上拉电阻 在一些PCB的layout中,大家往往会看到在I2C通信的接口处,往往会接入一个4.7K的电阻,有的datasheet上面明确有要求,需要接入,有的则没有要求。 I2C接口 对于单片机来讲,有些IO内部的上拉电阻可以使能,这样就省去了外部的上拉电阻,这是对于单片机带有标准I2C通信协议接口,若是只带有模拟I2C协议接口,那么就需要考虑接入上拉电阻问题。下图是摄像头进行配置通信时SCL和SDA需要进行上拉电阻的连接。 在大多数情况下,由于I2C接口采用Open Drain机制,器件本身只能输出低电平,无法主动输出高电平,只能通过外部上拉电阻RP将信号线拉至高电平。因此I2C总线上的上拉电阻是必须的,如图所示。
因为I2C总线在空闲时必须拉高,只有是高的才能拉成低的,所以这是之所以规定空闲时必须为高的一个原因,要是保持“低”的话,那是不可能成为“多主”总线的。 其实I2C总线接口在工作时只会检测高低电平,他不会在乎有无上拉电阻的问题,所以总线必须满足时序要求。 上拉电阻的大小,会牵扯到两个问题,一个是功耗,一个是速度问题,两者是一个矛盾体。如果你想尽量提高速度,那么就牵涉到总线电容的问题,其实很容易理解,上拉电阻与总线的电容形成了RC,高速时将直接影响通讯!因为总线拉高时有个充电时间以及高电平的阀值,如果还没有充电到足以保证从器件可以识别的高电平的阀值时主器件就以为完成了一个总线动作的话,那么通讯肯定是不能进行的! 如果你想尽可能降低功耗,那么就要尽可能增大电阻以最大可能的减小电路各部分的消耗电流从而实现整体降低功耗!但不可能无限大,否则充电时间你会受不了的!
//========================================================
I2C上拉电阻确定有一个计算公式:
Rmin={Vdd(min)-o.4V}/3mA
Rmax=(T/0.874) *c, ( T=1us 100KHz, T=0.3us 400KHz )
C是Bus capacitance
Rp最大值由总线最大容限(Cbmax)决定,
Rp最小值由Vio与上拉驱动电流(最大取3mA)决定;
于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)
Rpmax取值:标准模式,100Kbps总线的负载最大容限<=400pF;快速模式,400Kbps总线的负载最大容限<=200pF,根据具体使用情况、目前的器件制造工艺、PCB的走线距离等因素以及标准的向下兼容性,设计中以快速模式为基础,即总线负载电容<200pF,也就是传输速度可以上到400Kbps是不成问题的。于是Rpmax可以取的范围是1.8K~7K @ Vio=5V对应50pF~200pF。
根据Rpmin与Rpmax的限制范围,一般取5.1K @ Vio=5V , 负载容限的环境要求也容易达到。在2.8V系统中,console设计选3.3K,portable/handset等低供耗的设计选4.7K牺牲速度换取电池使用时间。 总的来说:电源电压限制了上拉电阻的最小值 ; 负载电容(总线电容)限制了上拉电阻的最大值 补充:在I2c总线可以串连300欧姆电阻RS可以用于防止SDA和SCL线的高电压毛刺。I2C协议还定义了串联在SDA、SCL线上电阻Rs。该电阻的作用是,有效抑制总线上的干扰脉冲进入从设备,提高可靠性。这个电阻的选择一般在100~200ohm左右。当然,这个电阻并不是必须的,在恶劣噪声环境中,可以选用。
//========================================================
RP不宜过小,一般不低于1KΩ ,一般IO 端口的驱动能力在2mA~4mA量级。如果RP阻值过小,VDD灌入端口的电流将较大,这导致端口输出的低电平值增大(I2C协议规定,端口输出低电平的最高允许值为0.4V);如果灌入端口的电流过大,还可能损坏端口。故通常上拉电阻应选取不低于1KΩ的电阻(当VDD=3V时,灌入电流不超过3mA)。 RP不宜过大,一般不高于10KΩ 由于端口输出高电平是通过RP实现的,线上电平从低到高变化时,电源通过RP对线上负载电容CL充电,这需要一定的时间,即上升时间。端口信号的上升时间可近似用充电时间常数RPCL乘积表示。 信号线负载电容(对地)由多方面组成,包括器件引脚、PCB信号线、连接器等。如果信号线上挂有多个器件,负载电容也会增大。比如总线规定,对于的400kbps速率应用,信号上升时间应小于300ns;假设线上CL为20PF,可计算出对应的RP值为15KΩ。 如果RC充电时间常数过大,将使得信号上升沿变化缓慢,达不到数据传输的要求。 因此一般应用中选取的都是几KΩ量级的上拉电阻,比如都选取4K7的电阻。 小阻值的RP电阻增大了端口 Sink电流,故在可能的情况下,RP取值应稍大一点,以减少耗电。另外,通常情况下,SDA,SCL两条线上的上拉电阻取值是一致的,并上拉到同一电源上。
//========================================================
在部中分应用中,还存在主从设备以及上拉电阻电源不一致的情况,比如Camera模组。在很多设计方案中,Camera模组不工作时,并不是进入Power Down模式,而是直接关闭模组供电VDDS。此时,处理器与模组相互连接的所有信号线都应该进入高阻态,否则就会有电流漏入模组;而对于此时的I2C控制信号线来说,由于上拉电阻的存在,必须关断上拉电阻电源VDDP。如果上拉电阻使用的是系统电源VDDM(VDDP=VDDM),无法关闭,就会有漏电流进入模组;因此这种情况下,应该使用VDDS作为上拉电阻电源(VDDP=VDDS),这样上拉电阻电源与Slave电源即可同时关闭,切断了漏电路径。
另外需要注意的是,在上述应用实例中选择的IO,应该选取上电默认为输入(或高阻)才行。
出处:维科号
在用低阻值电阻来检测一个精密的电压降时,通常要使用四脚开尔文连接的电阻,这种结构的电阻能够消除电阻两端引脚的电压降对检测值带来的影响。在电流检测电路中,接触电阻和引脚的电阻可能比电阻本身的阻值还要大,所以如果使用两脚的电阻将可能导致重大测量误差。
如上图所示,四脚开尔文的连接方式分离了电流检测脚和电压检测脚。这种配置消除了从A点到B点,以及从C点到D点的引脚阻值效应,从根本上消除了引脚阻值对于检测精度的影响。
需要指出的是,四脚电阻和四脚开尔文连接的电阻是不同的,下图为三种不同的引脚结构:
上图为2脚结构的电流检测电阻,一般适用于高阻值的情况,引线和接触电阻的影响是可以忽略不计的。
上图为4脚结构的电阻,电流脚为I1和I2,电压检测脚为S1和S2。电流脚和电压脚在电阻内部的同一区域上,这种结构的好处是在电流脚I1和I2与电压检测脚S1和S2之间的阻值相同。但缺点是在接触点之间的TCR叠加到了电阻上,导致电阻的温度系数变差。
上图才为真正意义上的四脚开尔文连接,电流脚为I1和I2,电压检测脚为S1和S2。I1和S1,以及I2和S2在不同的触点上,所以避免了触点之间TCR的影响。这种结构在电流脚之间测得的阻值和电压脚之间测得的阻值会有差异,但对检测精度没有影响。
为什么会有0欧电阻这种东西?
电容均压电阻的原理
高精密贴片电阻的计算方法、精密贴片电阻标准阻值表
出处:电子人生
电容具有“隔直流通交流”的特性,在交流回路中存在着一定的阻抗,称之为容抗。也就是说利用此特性可在交流电中用于降压。但千万要注意必须是无极性电容,有极性的电容只能用于直流回路中。如以下图。
那么我们为什么要用电容来降压,它的好处又是什么呢?先来看一个例子,比如当接入市电220V/50Hz时,负载RL需要一个最大约69mA的电流,如下图,可以在回路上串联一个电阻R1来实现。
R1的阻抗需求如下:
通过以上的运算,可以看到需要串入一个3188Ω/15W的电阻。
再来看看用电容的情况, 假设电容C1的容量为1uF,那么C1的容抗Z计算公式如下。
C1的容抗与串入电阻R1的阻抗值接近,且由于电容不消耗电能,也就不存在功率问题。此电容既达到了限流的作用,又不消耗电能。所以电容降压就这样被用了起来,成本低廉,在早期的小电器中应用广泛,用于提供小电流的电源回路中。
在实际应用中当然也不会这么简单,因为上述只提供交流电压给负载,但负载通常都需要直流,很多人第一印象就是串入二极管,如下图。
以上接法是否能为RL提供直流电压呢?当然不行,因为明显违背了电容的原理,电容在交流情况下才能通过电流,由于二极管D1的单向导电性,使电容没有放电回路,正半波时电容充满电,但负半波时电流无法通过,使电容C1充满电后就达到电量平衡,再无电流流过负载,所以负载RL得不到正常的工作电流,正确的做法应该如下图。
这样就组成了一个半波整流的降压电路。正半波电流流过负载RL,负半波则不经过负载,而将能量直接返回给电网。
再多加2个二极管就可以变成全波整流,让正、负半波都经过负载RL,此时提供的电流将翻倍,如下图。
全波整流时,输出电流计算公式如下:
也就是说半波整流时,最大电流约为31mA,全波整流时,最大电流约为62mA。
典型案例
下面来看一个家用电风扇的典型电源电路,如下图。
实际应用中比理论分析时复杂了许多,以前学校上课学到的东西只是理论。当步入社会真正做设计工程师时才知道,上学时学到的程度是多么的肤浅。不过理论是相通的,只是加入了实际应用时会出现的可靠性因素。比如:
1、 降压电容C1上并联了电阻R1,为什么要在电容上并联电阻呢?这是由于在电风扇插头拔掉后,如果C1上没有并联电阻,电容上的电能释放不掉。当人体触碰到插头两端时,就会触电。
2、降压电容C1串联了电阻R2,这是由于在上电瞬间电容相当于短路,不串联电阻会产生很大的冲击电流。所以根据后面元件能承受最大峰值电流的情况来选择R2的阻值。例如二极管最大能承受瞬间峰值电流是20A,那么R2的阻值就需要大于220V/20A =11Ω,当然还要留些余量。因为市电输入不一定就是220V,有可能会更高,同时元器件也存在一定的差异。
电容降压虽然简单、易用,然而也存在固有的缺陷。那就是频率越高,其容抗越小,若是电网中存在大量谐波成份,电路就非常容易烧坏。
铝电解电容 | 钽电容 | 陶瓷电容 | |
电容量 | 0.1uF - 3F | 0.1uF - 1000uF | 0.5pF - 100uF |
耐压 | 5V - 500V | 2V - 50V | 2V - 1000V |
ESR(等效串联电阻) | 几十毫欧至2.5欧姆(100KHZ/25C°) | 几十毫欧至几百毫姆(100KHZ/25C°) | 几毫欧至几百毫姆(100KHZ/25C°) |
ESL(等效串联电感) | 不超过100nH | 2nH左右 | 1 -2nH |
工作频率范围 | 低频滤波,小于600KHZ | 中低频滤波,几百KHZ至几MHZ | 高频滤波,几MHZ至几GHZ |
可靠性薄弱点及其避免 | 铝电解电容的可靠应用主要是关注温度,因为铝电容的电解质为液态,芯子发热将导致电解液挥发,长期下去最终干涸失效,当电容应用在脉冲交流电路中时 ,纹波电流流经ESR产生的损耗发热将严重影响器件的使用寿命。 | 钽电解电容的可靠应用主要关注电压降额和电压变化速度,必须降额使用(请看第三小节),否则电光闪烁,飞花四溅;同时上下电较快的地方建议用其他电容替代。有些钽电容工艺不够成熟,慎用,特别是高可靠要求场合上不宜使用。 | 易受温度冲击导致裂纹,主要由于在焊接,特别是波峰焊时承受温度冲击所致,不当返修,也是温度冲击裂纹的重要原因。多层陶瓷电容器的特点是能够承受较大的压应力, 但抵抗弯曲能力比较差,任何可能产生弯曲变形的操作都可能导致器件开裂。 |
建议 | 在大于 75℃的高温场合,应尽量少用小尺寸的铝电解电容。尽量选用容量较大的规格,发挥铝电解电容的优势。适宜用于工频的整流平滑滤波、开关电源输入滤波和低频开关电源的输出滤波等,不推荐用于高频开关电源的输出滤波。 | 15V以上直流电压的滤波不建议使用钽电容,特别是在上电较快的电源输入口处。低压但上电较快场合,建议加缓启动。高温会增加钽电容失效的概率,因此高温应用中需要增加电压降额。 | 单板布线时不要把陶瓷电容布放在应力区,例如单板的边缘、紧固件附近等等, 最大限度地使多层陶瓷电容器避开在工艺过程中可能产生较大机械应力的区域。除了 NPO电容比较稳定外,X7R电容和Z5U电容( 或Y5V)容量具有随温度和偏压变化的特性。 |
出处:电子工程师世界
DK工程师提议:
当您选择合适的钽电容时,其额定电压和温度是需要考虑的重要因素之一。为了获得最佳性能和长期可靠性,可能考虑"降额"使用,否则电光闪烁,飞花四溅。
我们以Kemet 的T491系列钽表面贴装电容器 作为一个示例,了解有关降额的相关信息。
上图表显示了电容器施加的额定电压的百分比与温度之间的关系。图中“推荐的最大应用电压 (Recommended Maximum Application Voltage) ”的区域显示了连续工作下所推荐的稳态工作电压,以确保在指定温度下具有最佳可靠性。
如果实际应用温度低于85°C,建议钽电容器仅在额定最大工作电压的50%下运行。因此,如果在85°C(50V x 50%= 25V)下,额定电压50V的电容现在被认为是25V。
由于钽电容器的材料结构不同,它们的降额指标表格有很大不同。
出处:百度知道
因为大电容由于容量大,所以体积一般也比较大,且通bai常使用多层卷绕的方式制作(动手拆过铝电解电容应该会很有体会,没拆过的也可以拿几种不同的电容拆来看看),这就导致了大电容的分布电感比较大(也叫等效串联电感,英文简称ESL)
大家知道,电感对高频信号的阻抗是很大的,所以,大电容的高频性能不好
而一些小容量电容则刚刚相反,由于容量小,因此体积可以做得很小(缩短了引线,就减小了ESL,因为一段导线也可以看成是一个电感的),而且常使用平板电容的结构,这样小容量电容就有很小的ESL,这样它就具有了很好的高频性能,但由于容量小的缘故,对低频信号的阻抗大
所以,如果我们为了让低频、高频信号都可以很好的通过,就采用一个大电容再并上一个小电容的方式
常使用的小电容为0.1uF的瓷片电容,当频率更高时,还可并联更小的电容,例如几pF、几百pF的
而在数字电路中,一般要给每个芯片的电源引脚上并联一个0.1uF的电容到地(这电容叫做去耦电容,当然也可以理解为电源滤波电容
它越靠近芯片的位置越好),因为在这些地方的信号主要是高频信号,使用较小的电容滤波就可以了
电容的串并联容量公式-电容器的串并联分压公式1.串联公式:C=C1*C2/(C1+C2)2.并联公式C=C1+C2+C3补充部分:串联分压比V1=C2/(C1+C2)*V…电容越大分得电压越小,交流直流条件下均如此并联分流比I1=C1/(C1+C2)*I…电容越大通过的电流越大,当然,这是交流条件下一个大的电容上并联一个小电容大电容由于容量大,所以体积一般也比较大,且通常使用多层卷绕的方式制作,这就导致了大电容的分布电感比较大(也叫等效串联电感,英文简称ESL)
电感对高频信号的阻抗是很大的,所以,大电容的高频性能不好
而一些小容量电容则刚刚相反,由于容量小,因此体积可以做得很小(缩短了引线,就减小了ESL,因为一段导线也可以看成是一个电感的),而且常使用平板电容的结构,这样小容量电容就有很小ESL这样它就具有了很好的高频性能,但由于容量小的缘故,对低频信号的阻抗大
所以,如果我们为了让低频、高频信号都可以很好的通过,就采用一个大电容再并上一个小电容的方式
常使用的小电容为0.1uF的CBB电容较好(瓷片电容也行),当频率更高时,还可并联更小的电容,例如几pF,几百pF的
而在数字电路中,一般要给每个芯片的电源引脚上并联一个0.1uF的电容到地(这个电容叫做退耦电容,当然也可以理解为电源滤波电容,越靠近芯片越好),因为在这些地方的信号主要是高频信号,使用较小的电容滤波就可以了
理想的电容,其阻抗随频率升高而变小(R=1/jwc),但理想的电容是不存在的,由于电容引脚的分布电感效应,在高频段电容不再是一个单纯的电容,更应该把它看成一个电容和电感的串联高频等效电路,当频率高于其谐振频率时,阻抗表现出随频率升高而升高的特性,就是电感特性,这时电容就好比一个电感了
相反电感也有同样的特性
大电容并联小电容在电源滤波中非常广泛的用到,根本原因就在于电容的自谐振特性
大小电容搭配可以很好的抑制低频到高频的电源干扰信号,小电容滤高频(自谐振频率高),大电容滤低频(自谐振频率低),两者互为补充。
出处:CSDN
滤波电容在开关电源中起着非常重要的作用,如何正确选择滤波电容,尤其是输出滤波电容的选择则是每个工程技术人员都十分关心的问题。我们在电源滤波电路上可以看到各种各样的电容,100uF,10uF,100nF,10nF不同的容值,那么这些参数是如何确定的?
50Hz 工频电路中使用的普通电解电容器,其脉动电压频率仅为100Hz,充放电时间是毫秒数量级。为获得更小的脉动系数,所需的电容量高达数十万 μF,因此普通低频铝电解电容器的目标是以提高电容量为主,电容器的电容量、损耗角正切值以及漏电流是鉴别其优劣的主要参数。而开关电源中的输出滤波电解 电容器,其锯齿波电压频率高达数十kHz,甚至是数十MHz,这时电容量并不是其主要指标,衡量高频铝电解电容优劣的标准是“阻抗-频率”特性,要求在开 关电源的工作频率内要有较低的等效阻抗,同时对于半导体器件工作时产生的高频尖峰信号具有良好的滤波作用。
普通的低频电解电容器在10kHz左右便开始呈现感性,无法满足开关电源的使用要求。而开关电源专用的高频铝电解电容器有四个端子,正极铝片的两端 分别引出作为电容器的正极,负极铝片的两端也分别引出作为负极。电流从四端电容的一个正端流入,经过电容内部,再从另一个正端流向负载;从负载返回的电流 也从电容的一个负端流入,再从另一个负端流向电源负端。
由于四端电容具有良好的高频特性,为减小电压的脉动分量以及抑制开关尖峰噪声提供了极为有利的手段。高频铝电解电容器还有多芯的形式,即将铝箔分成 较短的若干段,用多引出片并联连接以减小容抗中的阻抗成份。并且采用低电阻率的材料作为引出端子,提高了电容器承受大电流的能力。
数字电路要运行稳定可靠,电源一定要”干净“,并且能量补充一定要及时,也就是滤波去耦一定要好。什么是滤波去耦,简单的说就是在芯片不需要电流的时候存储能量,在你需要电流的时候我又能及时的补充能量。不要跟我说这个职责不是DCDC、LDO的吗,对,在低频的时候它们可以搞定,但高速的数字系统就不一样了。
先来看看电容,电容的作用简单的说就是存储电荷。我们都知道在电源中要加电容滤波,在每个芯片的电源脚放置一个0.1uF的电容去耦。等等,怎么我看到要些板子芯片的电源脚旁边的电容是0.1uF的或者0.01uF的,有什么讲究吗。要搞懂这个道道就要了解电容的实际特性。理想的电容它只是一个电荷的存储器,即C。而实际制造出来的电容却不是那么简单,分析电源完整性的时候我们常用的电容模型如下图所示。
图中ESR是电容的串联等效电阻,ESL是电容的串联等效电感,C才是真正的理想电容。ESR和ESL是由电容的制造工艺和材料决定的,没法消除。那这两个东西对电路有什么影响。ESR影响电源的纹波,ESL影响电容的滤波频率特性。
我们知道电容的容抗Zc=1/ωC,电感的感抗Zl=ωL,( ω=2πf),实际电容的复阻抗为Z=ESR+jωL-1/jωC= ESR+j2πf L-1/j2πf C。可见当频率很低的时候是电容起作用,而频率高到一定的时候电感的作用就不可忽视了,再高的时候电感就起主导作用了。电容就失去滤波的作用了。所以记住,高频的时候电容就不是单纯的电容了。实际电容的滤波曲线如下图所示。
上面说了电容的等效串联电感是电容的制造工艺和材料决定的,实际的贴片陶瓷电容的ESL从零点几nH到几个nH,封装越小ESL就越小。
从上面电容的滤波曲线上我们还看出并不是平坦的,它像一个’V’,也就是说有选频特性,在时候我们希望它是越平越好(前级的板级滤波),而有时候希望它越越尖越好(滤波或陷波)。影响这个特性的是电容的品质因素Q, Q=1/ωCESR,ESR越大,Q就越小,曲线就越平坦,反之ESR越小,Q就越大,曲线就越尖。通常钽电容和铝电解有比较小的ESL,而ESR大,所以钽电容和铝电解具有很宽的有效频率范围,非常适合前级的板级滤波。也就是在DCDC或者LDO的输入级常常用较大容量的钽电容来滤波。而在靠近芯片的地方放一些10uF和0.1uF的电容来去耦,陶瓷电容有很低的ESR。
说了那么多,那到底我们在靠近芯片的管脚处放置0.1uF还是0.01uF,下面列出来给大家参考。
所以,以后不要见到什么都放0.1uF的电容,有些高速系统中这些0.1uF的电容根本就起不了作用.
1、电感是储能元件,而磁珠是能量转换(消耗)器件;
2、电感多用于电源滤波回路,磁珠多用于信号回路,用于EMC对策;
3、磁珠主要用于抑制电磁辐射干扰,而电感用于这方面则侧重于抑制传导性干扰。两者都可用于处理EMC、EMI问题。EMI的两个途径,即:辐射和传导,不同的途径采用不同的抑制方法。前者用磁珠,后者用电感;
4、磁珠是用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路(DDRSDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过50MHZ;
5、电感一般用于电路的匹配和信号质量的控制上。一般地的连接和电源的连接。在模拟地和数字地结合的地方用磁珠。对信号线也采用磁珠。
磁珠的大小(确切的说应该是磁珠的特性曲线)取决于需要磁珠吸收的干扰波的频率。磁珠就是阻高频,对直流电阻低,对高频电阻高。比如 1000R@100Mhz就是说对100M频率的信号有1000欧姆的电阻。因为磁珠的单位是按照它在某一频率产生的阻抗来标称的,阻抗的单位也是欧姆。 磁珠的datasheet上一般会附有频率和阻抗的特性曲线图。一般以100MHz为标准,比如2012B601,就是指在100MHz的时候磁珠的 Impedance为600欧姆。
在上图所示的硅二极管电路中加入一个如下图所示的输入电压。 在 0―t1 时间内, 输入为+VF电压,二极管导通,电路中有电流流通。
设 VD 为二极管正向压降(硅管为 0.7V 左右),当 VF远大于 VD 时, VD 可略去不计,则:
在 t1 时, V1 突然从 +VF 变为 -VR。在理想情况下,二极管将立刻转为截止,电路中应只有很小的反向电流。但实际情况是,二极管并不立刻截止,而是先由正向的 IF 变到一个很大的反向电流:IR=VR/RL,这个电流维持一段时间 tS 后才开始逐渐下降,再经过 tt 后,下降到一个很小的数值 0.1 IR,这时二极管才进人反向截止状态,如下图所示。
通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程。其中 tS 称为存储时间, tt 称为渡越时间, tre=ts+tt 称为反向恢复时间。由于反向恢复时间的存在,使二极管的开关速度受到限制。
出处: EDA365电子论坛网
产生上述现象的原因是由于二极管外加正向电压 VF时,载流子不断扩散而存储的结果。当外加正向电压时P区空穴向N区扩散,N区电子向P区扩散,这样,不仅使势垒区(耗尽区)变窄,而且使载流子有相当数量的存储,在P区内存储了电子, 而在N区内存储了空穴,它们都是非平衡少数载流于,如下图所示。
空穴由P区扩散到N区后,并不是立即与N区中的电子复合而消失,而是在一定的路程 LP (扩散长度)内,一方面继续扩散,一方面与电子复合消失,这样就会在 LP 范围内存储一定数量的空穴, 并建立起一定空穴浓度分布, 靠近结边缘的浓度最大, 离结越远, 浓度越小 。正向电流越大, 存储的空穴数目越多, 浓度分布的梯度也越大。 电子扩散到P区的情况也类似,下图为二极管中存储电荷的分布。
我们把正向导通时,非平衡少数载流子积累的现象叫做电荷存储效应。
当输入电压突然由 +VF 变为 -VR 时P区存储的电子和N区存储的空穴不会马上消失,但它们将通过下列两个途径逐渐减少:
① 在反向电场作用下,P区电子被拉回N区,N区空穴被拉回P区,形成反向漂移电流 IR,如下图所示:
②与多数载流子复合。
在这些存储电荷消失之前, PN结仍处于正向偏置, 即势垒区仍然很窄, PN结的电阻仍很小,与 RL 相比可以忽略,所以此时反向电流IR=(VR+VD)/RL。VD 表示PN结两端的正向压降,一般VR>>VD,即 IR=VR/ RL。在这段期间, IR 基本上保持不变,主要由 VR 和 RL所决定。经过时间 ts 后P区和N区所存储的电荷已显著减小,势垒区逐渐变宽,反向电流 IR 逐渐减小到正常反向饱和电流的数值,经过时间 tt ,二极管转为截止。
由上可知, 二极管在开关转换过程中出现的反向恢复过程, 实质上由于电荷存储效应引起的,反向恢复时间就是存储电荷消失所需要的时间。
二极管和一般开关的不同在于, “开”与“关”由所加电压的极性决定, 而且 “开”态有微小的压降 V f, “关”态有微小的电流 i0。当电压由正向变为反向时, 电流并不立刻成为 (- i0) , 而是在一段时间 t s 内, 反向电流始终很大 , 二极管并不关断。经过ts 后, 反向电流才逐渐变小, 再经过 tf 时间 , 二极管的电流才成为(- i0) , ts 称为储存时间 , tf 称为下降时间。 tr= ts+ tf 称为反向恢复时间 , 以上过程称为反向恢复过程。这实际上是由电荷存储效应引起的, 反向恢复时间就是存储电荷耗尽所需要的时间。该过程使二极管不能在快速连续脉冲下当做开关使用。如果反向脉冲的持续时间比 tr 短, 则二极管在正、反向都可导通, 起不到开关作用。
出处:CSDN
肖特基二极管又叫势垒二极管,是由金属和半导体接触形成的二极管,其特点为:
反向恢复时间非常短,为ns级别;
正向导通压降非常低:为0.3-0.5V左右;
漏电流较大、反向击穿电压比较低;
通常用在低压开关电源中,以肖特基二极管MBR30100为例,其实物图和结构图如下图所示。
该肖特基二极管有三个电极,其中一个公共端是阴极,由两个二极管共阴极构成。
肖特基二极管自从替代传统的普通的二极管后受到了用户的的青睐和喜欢,但是有些时候也会有傻傻分不肖的时候,肖特基二极管和场效应管有什么区别?
肖特基二极管是二极管,特点是低功耗、超高速、反向恢复时间极短、正向压降小,适合做整流电路;场效应管是三极管,特点是输入阻抗高、噪声小、功耗低、漏电流小,开关特性好,适合做放大电路或开关电路。
二极管与三极管完全是2种类型,不能相比,但同属电子元件类。
肖特基二极管和普通二极管或场效应管的外观还是多少有点相似的,用户在使用时会有所困惑也是难免的
1.两种二极管都是单向导电,可用于整流场合。区别是普通硅二极管的耐压可以做得较高,但是它的恢复速度低,只能用在低频的整流上,如果是高频的就会因为无法快速恢复而发生反向漏电,导致管子严重发热烧毁;肖特基二极管的耐压能常较低,但是它的恢复速度快,可以用在高频场合,故开关电源采用此种二极管作为整流输出用,尽管如此,开关电源上的整流管温度还是很高的。
2.快恢复二极管是指反向恢复时间很短的二极管(5us以下),工艺上多采用掺金措施,结构上有采用PN结型结构,有的采用改进的PIN结构。其正向压降高于普通二极管(1-2V),反向耐压多在1200V以下。从性能上可分为快恢复和超快恢复两个等级。前者反向恢复时间为数百纳秒或更长,后者则在100纳秒以下。 肖特基二极管是以金属和半导体接触形成的势垒为基础的二极管,简称肖特基二极管(Schottky Barrier Diode),具有正向压降低(0.4–0.5V)、反向恢复时间很短(10-40纳秒),而且反向漏电流较大,耐压低,一般低150V,多用于低电压场合。 这两种管子通常用于开关电源。
3.外观区分:
除了型号,外形上一般没什么区别,但可以测量正向压降进行区别,直接用数字万用表测(小电流)普通二极管在0.5V以上,肖特基二极管在0.3V以下,大电流时普通二极管在0.8V左右,肖特基二极管在0.5V以下;SR350 就是表示3A50V。另肖特基二极管耐压一般在100V以下,没有150V以上的。
原文出处
为便于分析,将原电路图改画如下。分析:
1、实际电路中,上级输入信号源 Vi,是内阻的。通常会有限流电阻元件保护的,如图中Ri。Ri 在理论分析中,为简化分析影响,往往被忽略,不画出的;
2、图中画一脉冲波形输入信号,经过该二极管箝位电路时,正半周波形会被D1导通而箝位,故输出Vo = Vdd;而负半周波形会D2箝位到GND,Vo = Vgnd,即输出波形被削掉。可见这个电路只能输出+5V ~ 0V 电平。
IGBT反并联二极管的功能
二极管伏安特性曲线_二极管的温度特性
(个人观点)
二极管漏电,不会积累,不像电容可以储存电荷。
两个二极管串联有什么意义?
续流二极管作用及工作原理
二极管1N4148,做温度传感器,是什么原理?
二极管的PN结具有负温度特性,温度每升高1℃,正向压降就降低3mV左右。如果用5个1N4148二极管串接的话,那么就有15mV/℃的变化。
这本书([晶体管电路设计(上)].铃木雅臣.2004年9月第一版_IMG)真的很牛, 看了以后 基本上 三极管,FET基本上都看懂了。
1、三极管的使用方法,放大,截止,饱和
2、三极管的饱和导通条件
3.电平匹配之5V与3.3V I/O口通信(单向)
如果模块采用3.3V供电,跟mcu(3.3V电平)直接通信,只需要将模块的TXD加到MCU的RXD,将模块的RXD接到MUC的TXD上即可。当模块电平与MCU电平不匹配时,如MCU是5V电平,中间需要加转换电路如下图
MOS管如何检测好坏
半导体知识讲解:IGBT是个啥?
三极管,MOSFET, IGBT的区别?
终于有人把CMOS、SOI和FinFET技术史梳理清楚了
基于COMS技术,COMS工艺等,CMOS到底是个啥?
DMOS介绍
浮栅三极管-FAMOS、SAMOS、MNOS和FLOTOX
电路实战-双向可控硅调压电路,结合示波器、实物、电路图讲解!
同相放大器有平衡电阻吗?
运算放大器知识汇总
出处:电子发烧友
晶振一般叫做晶体谐振器,是一种机电器件,是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成。这种晶体有一个很重要的特性,如果给他通电,他就会产生机械振荡,反之,如果给他机械力,他又会产生电,这种特性叫机电效应。他们有一个很重要的特点,其振荡频率与他们的形状,材料,切割方向等密切相关。由于石英晶体化学性能非常稳定,热膨胀系数非常小,其振荡频率也非常稳定,由于控制几何尺寸可以做到很精密,因此,其谐振频率也很准确。
晶振是石英振荡器的简称,英文名为Crystal,它是时钟电路中最重要的部件,它的作用是向显卡、网卡、主板等配件的各部分提供基准频率,它就像个标尺,工作频率不稳定会造成相关设备工作频率不稳定,自然容易出现问题。由于制造工艺不断提高,现在晶振的频率偏差、温度稳定性、老化率、密封性等重要技术指标都很好,已不容易出现故障,但在选用时仍可留意一下晶振的质量。
晶振在应用具体起到的作用,微控制器的时钟源可以分为两类:基于机械谐振器件的时钟源,如晶振、陶瓷谐振槽路;RC(电阻、电容)振荡器。一种是皮尔斯振荡器配置,适用于晶振和陶瓷谐振槽路。另一种为简单的分立RC振荡器。基于晶振与陶瓷谐振槽路的振荡器通常能提供非常高的初始精度和较低的温度系数。RC振荡器能够快速启动,成本也比较低,但通常在整个温度和工作电源电压范围内精度较差,会在标称输出频率的5%至50%范围内变化。但其性能受环境条件和电路元件选择的影响。需认真对待振荡器电路的元件选择和线路板布局。在使用时,陶瓷谐振槽路和相应的负载电容必须根据特定的逻辑系列进行优化。具有高Q值的晶振对放大器的选择并不敏感,但在过驱动时很容易产生频率漂移(甚至可能损坏)。
影响振荡器工作的环境因素有:电磁干扰(EMI)、机械震动与冲击、湿度和温度。这些因素会增大输出频率的变化,增加不稳定性,并且在有些情况下,还会造成振荡器停振。上述大部分问题都可以通过使用振荡器模块避免。这些模块自带振荡器、提供低阻方波输出,并且能够在一定条件下保证运行。最常用的两种类型是晶振模块和集成RC振荡器(硅振荡器)。晶振模块提供与分立晶振相同的精度。硅振荡器的精度要比分立RC振荡器高,多数情况下能够提供与陶瓷谐振槽路相当的精度。
选择振荡器时还需要考虑功耗。分立振荡器的功耗主要由反馈放大器的电源电流以及电路内部的电容值所决定。CMOS放大器功耗与工作频率成正比,可以表示为功率耗散电容值。比如,HC04反相器门电路的功率耗散电容值是90pF。在4MHz、5V电源下工作时,相当于1.8mA的电源电流。再加上20pF的晶振负载电容,整个电源电流为2.2mA。陶瓷谐振槽路一般具有较大的负载电容,相应地也需要更多的电流。相比之下,晶振模块一般需要电源电流为10mA ~60mA。硅振荡器的电源电流取决于其类型与功能,范围可以从低频(固定)器件的几个微安到可编程器件的几个毫安。一种低功率的硅振荡器,如MAX7375,工作在4MHz时只需不到2mA的电流。在特定的应用场合优化时钟源需要综合考虑以下一些因素:精度、成本、功耗以及环境需求。
1、通用晶体振荡器,用于各种电路中,产生振荡频率。
2、时钟脉冲用石英晶体谐振器,与其它元件配合产生标准脉冲信号,广泛用于数字电路中。
3、微处理器用石英晶体谐振器。
4、CTVVTR用石英晶体谐振器。
5、钟表用石英晶体振荡器。
1、为了要满足谐振的条件。 具体讲就是:晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。不是所有晶体振荡电路都需要匹配电容。是否需要由振荡电路的形式决定,分析时需采用晶体的等效模型。
2、接地:晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点。 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡
当然,你也可以这样理解:
晶振的标称值在测试时有一个“负载电容”的条件,在工作时满足这个条件,振荡频率才与标称值一致,也就是说,只有连接合适的电容才能满足晶振的起振要求,晶振才能正常工作。
这要根据晶振的规格和电路中的因素来确定,同是16MHZ的晶体谐振器,其负载电容值有可能不一样,如10PF,20PF负载电容值是在其生产加工过程中确定的,无法进行改变。购买晶振时应该能得到准确的规格书。
晶振在电路中使用时,应满足CL=C+CS.
CL为规格书中晶振的负载电容值,C为电路中外接的电容值(一般由两颗电容通过串并联关系得到),CS为电路的分布电容,这和电路的设计,元器件分布等因素有关,值不确定,一般为3到5PF。
所以根据以上公式就可以大概推算出应该使用的电容值,而且这一电容值可以使晶振工作在其标称频率附近。
如:我用的430的单片机,8M晶振,配的是12pF的电容,其实容量的大小没必要多准确,几皮法到十几皮法都可以的。(但是如果注重功耗的话,是不可以这样选的)
估计都差不多,你看看芯片资料上应该有。
出处:百度知道
电路结构bai与无源晶振du不匹配会导致zhi产生频率不够dao稳定、停止起振或振荡不稳定等问题。
解决晶振不起振至少要对以下三个要素:对振荡频率(频率匹配)、振荡裕度(负阻抗)
和激励功率的三项进行评估。
以下为EPSON晶振原厂提供的部分选型资料:
三者这间的关系见下图:
出处:CSDN
一般接crystal内部的芯片电路,原理上就是一个非门电路,非门在微观电路上可以看成一个增益个别大的放大器,接一个电阻,你可以看作是反馈电阻,它的作用是让震荡器更加稳定的工作。
这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS…)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经制作了, 要仔细阅读DATA SHEET的有关说明。
晶振旁的电阻(并联与串联)
一个晶振电路在其输出端串接了一个22K的电阻,在其输出端和输入端之间接了一个10M的电阻,这是由于连接晶振的芯片端内部是一个线性运算放大器,将输入进行反向180度输出,晶振处的负载电容电阻组成的网络提供另外180度的相移,整个环路的相移360度,满足振荡的相位条件,同时还要求闭环增益大于等于1,晶体才正常工作。
晶振输入输出并上电阻作用是产生负反馈,保证放大器工作在高增益的线性区,一般在M欧级,输出端的电阻与负载电容组成网络,提供180度相移,同时起到限流的作用,防止反向器输出对晶振过驱动,损坏晶振。
和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效,又可以讲drive level调整用。用来调整drive level和发振余裕度。
Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.。
并联M级电阻作用:
1.配合IC内部电路组成负反馈,移相,使放大器工作在线性区。
2.降低谐振阻抗,使谐振器易启动。
3.电阻取值从100k-20M都可以正常起振,但会影响脉宽比。
串联K级电阻作用:
1.和晶振串联的电阻常用来预防晶振过驱,限制振荡幅度。
并联在晶振上的两颗电容一般取值为20-30pf左右,主要用于微调频率和波形,并影响幅度。
原文出处
某塑料外壳产品,带一根I/O 电缆,在进行 EMC 标准规定的辐射发射测试时发现辐射超标,具体频点是 160 MHz。需要分析其辐射超标的原因,并给出相应对策。
该产品只有一块 PCB,其上有一个频率为 16MHz 的晶振。由此可见,160MHz 的辐射应该与该晶振有关(注意:并不是说辐射超标是晶振直接辐射造成的,可能是倍频产生的)。
(1) 高 dU/dt 的印制线或器件与参考接地板之间的容性耦合,会产生 EMI 问题,敏感印制线或器件布置在 PCB 边缘会产生抗扰度问题;
(2) 杜绝高 dU/dt的印制线或器件放置在PCB 的边缘,如果设计中由于其他原因一定要布置在 PCB 边缘,那么可以在晶振印制线边上再布一根工作地(GND)线,并注意一定要在包地线上间隔一段距离就打过孔,把晶振部分围起来,如下图示意
其理论依据同法拉第电笼:由于金属的静电等势性,可以有效屏蔽外电场的电磁干扰。法拉第屏罩无论被加上多高的电压内部也不存在电场。而且由于金属的导电性,即使笼子通过很大的电流,内部的物体通过的电流也微乎其微。在面对电磁波时,可以有效的阻止电磁波的进入。 由于法拉第屏罩的静电屏蔽原理,在汽车、飞机等交通工具中的人是不会被雷击的。同样,也是因为法拉第屏罩的原理,有金属外皮的同轴电缆也可以不受干扰地传播讯号。如果电梯内没有中继器的话,那么当电梯关上的时候,里面任何电子讯号也收不到。为防止干扰,一些精密仪器需放在笼内才可进行运作或量测。或者也可以再开一个洞,例如金属机身构造的的智能手机。
(3) 消除一种误解:不要认为辐射是由晶振直接造成的,事实上晶振个体较小,它直接影响的是近场辐射(表现为晶振与其他导体(如参考接地板)之间形成的寄生电容),造成远场辐射的直接因素是电缆或产品中最大尺寸与辐射频率波长可以比拟的导体;
(4)此外,将晶振外壳接地可以在一定程度上减少这种干扰叠加到系统上。
原文出处
1.从外观上看,如将两种蜂鸣器的引脚都朝上放置时,可以看出绿色电路板的一种是源蜂鸣器,没有电路板而用黑胶密封的一种是有源蜂鸣器。
2.有源蜂鸣器直接接上额定电源就可以连续发声,而无源蜂鸣器则和电磁扬声器一样,需要接在音频输出电路上才能发声。
三极管与蜂鸣器
1.透明,直接影响到触摸屏的视觉效果。从这一点看红外线技术触摸屏和表面声波触摸屏由于只隔了一层纯玻璃,视觉效果突出。而很多触摸屏是很多层的复合薄膜,仅用透明一点来概括它的视觉效果是不够的,还可以包括色彩失真度,反光性,清晰度。色彩失真度也就是图中的最大色彩失真度,自然是越小越好。反光性主要是指由于镜面反射造成图像上重叠后产生的光影,如人影。大多数存在反光性的触摸屏提供另外一种型号,磨砂面触摸屏,也叫防眩型。
2.触摸屏是据对坐标系统,也就是不管在什么情况下,同一点的输出数据时稳定的,如果不稳定,就会定位不准,也就是触摸屏最怕的问题:漂移。技术原理上凡是不能保证同一点触摸每一次采样数据相同的触摸屏都免不了漂移问题,目前有漂移现象的只有电容触摸屏。
液晶屏MIPI接口与LVDS接口区别(总结)
LCD屏:RGB接口与MCU接口区别
(现在基本没这种说法了,以前CRT时代有这种说法,LCD的话基本都是逐行)
顾名思义,逐行扫描和隔行扫描的最大区别,在于逐行扫描是每一行都扫描,而隔行扫描,看名字也能够理解,并不是每一行都扫描,而是一行扫描,第二行不扫描,第三行再扫描,第四行又不扫描,以此类推。
因此,隔行扫描对显示器的成像技术的性能要求,比逐行扫描要低,不过出来的图像效果的清晰度,也要打个折扣了。
明白了这一点,也就能够明白为什么要花逐行扫描和隔行扫描了。以前显示器的成像技术和性能肯定没有现在的好,也没有现在的高,因此以前除了少数高端显示器以外,大多数的显示器都是无法做到逐行扫描这个功能的(或者说达不到逐行扫描的最低标准),只能是采用隔行扫描。但现在不一样了,现在技术进步了,显示器的性能更好了,可以做到逐行扫描了。因此现在的显示器,绝大多数都是逐行扫描的,隔行扫描的显示器不是没有,但已经很少见到了。
最后说一点,逐行扫描和隔行扫描,和显示器本身的性能有关,和显示的性能,几乎没有关系。
组装屏和原装屏有什么区别?
POSISTOR 的基本特性
PTC自恢复保险丝的重要指标:最大工作电压
自恢复保险丝工作原理
都是热敏电阻,PTC和NTC的区别你真的知道吗?
NTC
选择电流保险丝要了解哪些参数
电源模块保险丝选择慢断还是快断?
不看后悔!最全的电机分类,看这一篇就够了!
常见电机的分类
直流电机的原理及驱动
步进电机原理及驱动
什么是步进电机?
步进电机是将电脉冲信号,转变为角位移或线位移的开环控制电机,又称为脉冲电机。在非超载的情况下,电机的转速、停止的位置只取决于脉冲信号的频率和脉冲数,而不受负载变化的影响。当步进驱动器接收到一个脉冲信号时,它就可以驱动步进电机按设定的方向转动一个固定的角度,称为“步距角”。
非超载情况下
PWM频率对应步进电机转速;
PWM占空比对应步进电机扭矩;
PWM频率不能在刚上电的时候就很大,频率要一点点加上来;
(步进电机直接给很高的频率,电机容易堵转,这是因为高频率下启动,磁力的变化非常快,步进电机是靠磁力的步进移动,从而带动转子的角位移,但是转子有一定惯性,因此,步进电机转子在磁力的作用下还未移动,就被下一个反方向的磁力扯回来了,这就发生了堵转。)
闪存的一些基本概念及其技术融合趋势(一)
一篇写的相当不错的nandflash芯片编程介绍
基础——ROM, RAM, FLASH, SSD, DDR3/4, eMMC, UFS, SD卡, TF卡,相互关系
串口、COM、UART、TTL、USB、RS-232、RS-485、I2C、SPI、CAN、1-WIRE
MIPI CSI-2/DSI接口、FPD-Link III 接口、LVDS等接口对比
示波器测量220市电,可真恐怖啊
示波器怎样测220V?可以直接测零火线吗?
图片中V上面的虚线表示该电表的这个挡可以测量直流脉冲电流,直线是直流电,波浪线是交流电。
电压大小和方向不随时间改变就叫直流电;
方向不变、大小随时间作周期性变化的电压,称为脉动电压;
电压的大小和方向都随时间改变的电叫交流电。
功率因数
就如LDO压差越大,功率因数越低,输入12V1A,输出3V2A,中间的能量就做无功功率了。
MOC3041自带的过零点检测电路是什么意思?
基础——MCU和MPU,CACHE和MMU
stm32f4编码器模式
编码器4倍频原理
STM32—TIMx实现编码器四倍频
出处:电子产品世界
免费申请样片公司及流程:
1. AD公司:主页为:http://www.analog.com;在该公司申请样片之前,首先得拥有自己的帐户,帐户的注册用邮箱,邮箱可以是任意一个自己的邮箱,在公司的主页中注册自己的帐户,注册完毕后,进入自己的邮箱激活自己的帐户,设置自己的相关信息,然后就可以开始申请自己需要的样片,样片的选择可以进入产品目录中查找。AD公司允许同一种芯片一次申请最多两片。具体流程如下:进入帐户-----点击页面下方create new order-----输入自己需要的芯片型号-----点击add-----add to cart-----修改数量为2-----点击update-----continue-----回答十个问题-----continue----将下方方框选中,点击确定即可。
2. TI公司:主页为http://www.ti.com ;先选择简体中文界面,方便观看;点击主页下的“样片”(位于主页中部),便会有关于申请样片的说明,按照该说明进行样片的申请即可,TI公司不是随时都可以提供样片的申请,但是如果可以提供,则在数量上和种类上都是比较多的,其流程和在AD公司申请差不多。
3. MAXIM公司:主页为http://www.maxim-ic.com.cn;进入该公司中文主页界面,在“设计”栏下有“申请样片”选项,点击即可进入申请界面,在该公司申请样片不需要注册自己的帐户,只是需要将自己需要的型号及封装填入,再将自己的地址等信息写好即可;该公司一次只可以申请三种样片,每一种两片,速度一般为15天。
4. ATMEL公司:主页为www.atmel.com;进入公司中文界面,选择“支持及常见问题解答 ”进入产品目录界面,然后选择你需要的产品,点击后可以看到“免费样片”字样,点击后在页面填入相关资料即可,该公司也不是随时都可以提供样片。
5. 沁恒公司:主页为http://www.winchiphead.com;该公司为公产电子器件公司,为于南京,主要提供USB,数码管等驱动芯片,进入公司主页后,点击“技术支持”后进入页面,选择“样品申请”即可。
6. LINEAR公司:主页为http://www.linear.com; 每次最多可申请三不同型号,且每种型号最多四片;进入中文主页界面后,电击“免费样片”即可,然后阅读申请样片说明书,其中很详细的用中文介绍了如何在该公司申请免费样片。
7. 飞思卡尔公司:主页为http://www.freescale.com.cn; 在主页点击“免费申请样片”进入页面,该公司申请样片也需要注册自己的帐户,用邮箱注册完自己的帐户后在选择申请样片,点击“login”可以进入注册帐户页面;注册完后,就可以选择需要的芯片放入自己的购物车,然后在提交即可。
8. MICROCHIP公司:主页为http://microchip.com;在该页面点击注册按钮就可以开始注册,注册完毕后需要在自己的邮箱激活自己的帐户,然后可以开始样片的申请,在使用是注意阅读公司相关的说明。邮箱必须选择学校的邮箱或公司的邮箱,其他的邮箱不受理。
9. FAIRCHILD公司:主页为http://www.fairchildsemi.com;在该公司申请也需要先注册,然后激活等待它的验证,然后才可以申请芯片。
出处:TI
PSpice® for TI 是一种设计和仿真环境,有助于为您的设计快速选择合适的器件。借助此工具,您可以利用成熟的 Cadence® PSpice 技术分析更多元件。利用内置的各种 TI 模型和 PSpice 模拟行为模型,PSpice for TI 可简化系统级电路仿真。使用 OrCAD Capture 软件创建,让您安心访问原理图环境以及仿真功能。基于坚实的基础构建,让您无缝访问整个 TI 模型库以及数据表和模型详细信息等资源。免费提供,让您轻松对设计进行评估、验证和调试。PSpice for TI 是一款功能强大的仿真和设计工具,可帮助您缩短开发时间并加快产品上市时间。