【ZYNQ】IP核_MIPI CSI-2 Receiver Subsystem的详细介绍

右图可以看到该IP核包含三个子核，它们是MIPI D-PHY、MIPI CSI-2 RX Controller和Video Format Bridge。
MIPI D-PHY： 实现D-PHY RX接口，并提供与CSI-2 RX接口兼容的PHY协议层支持，对于UltraAScale+设备，该IP核的配置界面提供了Pin Assignment选项卡来选择所需的I/O，但是对于7系列设备，需要手动选择支持时钟的I/O。

MIPI CSI-2 RX Controller： 是由MIPI CSI-2 RX 1.1规范中定义的多层组成，例如lane管理层、低级别协议和字节-像素转换。该子核通过PPI(PHY Protocol Interface)从MIPI D-PHY接收每个lane的8Bit数据，最多支持4个lane。接收的字节数据随后由低级别协议模块处理，提取出真实图像信息，该信息通过AXI4-Stream协议提供给用户/处理器接口，注意：无论设置的lane数目是几个，Lane Management模块始终对PPI过来的32Bit数据进行处理。图为MIPI CSI-2 RX Controller的内部结构图。
下面的表格则代表了AXI4-Stream流接口的数据宽度取决于所选择的Data Type

Video Format Bridge:该子核会依据用户选择的VC和Data Type,进行过滤，然后留下所需要的AXI4-Stream数据。AXI4-Stream会根据数据类型信息进一步处理，输出基于每拍请求的像素数。IP核的Video_out端口的数据宽度取决于选定的Data Type和选定的每拍像素数。宽度是RAW8和配置界面中选择的Data Type乘以每拍像素数的最大值。然后根据AXI4-Stream协议将其舍入到最近的字节边界(就是说宽度是字节的整数倍)。举个例子：若配置界面选择RAW10和每个时钟两个像素，RAW10类型的单个像素的宽度是10Bit，而RAW8类型的单个像素的宽度是8Bit，由于每个时钟两个像素，因此对应的有效像素宽度分别为20Bit和16Bit,选取最大值，并舍入，则video_out端口的宽度为24Bit。
关于这个IP核的配置寄存器内容感兴趣的可以去塞琳思官网搜索PG232文档，这里就不多做阐述，因为我暂时没遇到需要配置该IP核寄存器的情况，只需要在Vivado中按照黑金教程来勾选选项即可。

写下这篇文章的原因是当时我没有搞清楚这个IP核是用来干嘛的，觉得他就是传感器的IP核，通过配置它来配置传感器参数，实则不是，通过对文档的解读，该IP核更像是用来怎样处理来自传感器的数据，而OV5640传感器的配置是通过SCCB协议来配置的，二者不是一个概念，给我自己提个醒，大家就当看个乐呵。