logisim 快速加法器设计实验报告_快速加法器实验

实验资源来自于MOOC-华中科技大学-计算机硬件系统设计

计算机硬件系统设计_华中科技大学_中国大学MOOC(慕课)

添加图片注释，不超过 140 字（可选）

4.28 更正四位快速加法器错误，P1P2P3P4所用逻辑门，视频未修改，各位同学注意。

———————————————————————————————

一、1位全加器

列出真值表，画出卡诺图进行化简后可得到逻辑表达式。由于1位全加器在文件中已经封装好，这里不再进行化简，下面直接给出逻辑表达式。

全加器真值表

Cout = XiYi + （Xi + Yi）Cin

Si = Xi⊕Yi⊕Cin

由逻辑表达式可得到电路

全加器

二、串行加法器及加减法器

加法：[X]补 + [Y]补 = [X+Y]补

减法：[X]补 - [Y]补 = [X]补 + [-Y]补 = [X-Y]补

（一）溢出检测

溢出只可能通符号数溢出的情况，包括[X]补与[Y]补，[X]补与[-Y]补同号。

方法一：对操作数和运算结果的符号位进行检测，如果不相同则发生了溢出。

设X0，Y0为运算数的符号位，S0为运算结果的符号位。

逻辑表达式为：OF = X0Y0~S0 + ~X0~Y0S0

当OF = 1时发生溢出。

方法二：对最高数据位进位和符号位进位进行检测。

设最高数据位产生的进位为C1，符号位产生的进位为C0.

两个正数相加，此时C0 = 0，若C1 = 1，则改变了结果符号位。发生溢出。

两个负数相加，此时C0 = 1， 若C1 = 0，则改变了结果符号位。发生溢出。

逻辑表达式为：OF = C0⊕C1

方法三：使用变形补码，给数据加上两位符号位，正常情况，符号位应该相同，如果运算后的结果两位符号位不同，则发生溢出。

（二）8位串行加法器

按照运算顺序，级联8位全加器（FA）即可。采用方法二进行溢出检测。

8位串行加法器

（三）8位可控加减法器

进行减法时，根据减法运算，需要把[Y]补转换为[-Y]补。

转换规则为：从右向左扫描[Y]补，遇到数字1及之前，直接输出遇到的数字，遇到1之后，取反输出。

由此可知，转换规则与原码转补码相同，所以直接取反加一即可。

eg：

[Y]补 = 10011

[-Y]补 = 01101

由此，可得到电路

8位可控加减法器

三、并行加法器

（一）4位先行进位74182

由于串行进位存在串行链，会导致运算速度变慢，那么从逻辑上打破串行链可以提高运算速度。

串行链

由上图我们可以提取出以下公式

Ci = Gi + Pi*Ci-1

则

C1 = G1 + P1*C0

C2 = G2 + P2*C1

C3 = G3 + P3*C2

C4 = G4 + P4*C3

逐步带入可得

C2 = G2 + P2*（G1 + P1*C0）

= G2 + P2G1 + P2P1C0

C3 = G3 + P3*（G2 + P2G1 + P2P1C0）

= G3 + P3G2 + P3P2G1 + P3P2P1C0

C4 = G4 + P4*（G3 + P3G2 + P3P2G1 + P3P2P1C0）

= G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0

G* = G4 + P4G3 + P4P3G2 + P4P3P2G1

P* = P4P3P2P1

即可得到电路

4位先行进位74182

（二）4位快速加法器

有之前的公式可知

Gi = X0Y0

Pi = X0 + Y0（注意逻辑上实现加法，10得1，01得1，00得0， 11得0，所以采用异或门）

将Gi，Pi，Ci对应连接

即可得到电路

4位快速加法器

（三）16位快速加法器与32位快速加法器

16位快速加法器

32位快速加法器

四、测试电路

注意观察溢出

四位加法器有一处错误，各位同学请注意。

https://www.zhihu.com/video/1237366704620896256

如果本文对你有用，点个赞再走吧！或者关注我，我会带来更多优质的内容。