为什么CMOS门电路在传输过程存在延时

由栅衬之间等效的电容和上级的等效电阻组成的RC结构引起了传输延时时间。

数字电路中通过电压来表示信息，所以需要考虑期间中的结电容对电压变化的影响。RC电路会影响电压的变化时间。

其中R是MOS导通时的等效电阻，比较小。C是驱动的后端负载，后端一般接的也是MOS电路，MOS管的Gate和衬底之间等效为一个电容。

同MOS的导通等效电阻和栅衬等效电容，构成了MOS电路中RC结构。

时间常数 = RC ，所以导通电阻越小，等效电容越小，时间常数越小，传输延时越小。

增大Gate端电压，在栅衬之间聚集的少子越多，导电沟道越宽，导通电阻就越小。但是对应的等效电容也越大。

 

传输延迟时间反应了电路的响应速度，现在芯片都要求高频率，所以芯片电源时越来越小的趋势。

传输延迟时间还可以通过降低mos管阈值来实现，但是降低阈值Vt会导致静态漏电流的增加。