Ⅰ. 总线的基本概念

总线是连接各个部位的信息传输线，是各个部件共享的传输介质

1. 单总线结构

单总线结构

采用单总线结构的计算机，由于只有一组总线，当某一时刻各部件都要占用总线时，就会发生冲突。而设置总线判优逻辑，让各部件按优先级来占用总线又将使得整机的工作速度受到影响。

2. 面向CPU的双总线结构

面向CPU的双总线结构

使用上图所示的总线结构的计算机，会面临由于没有主存没有直接与外部交互的通道，而需要借助CPU为桥梁与外部进行通信，使得CPU负担加重。

3. 以存储器为中心的双总线结构

以存储器为中心的双总线结构

这种总线结构在单总线基础上又开辟出一条CPU与主存之间的总线，称为存储总线。这组总线：

速度高，只供主存与CPU之间传输信息；

提高了传输效率；

减轻了系统总线的负担；

保留了I/O设备与存储器交换信息时不经过CPU的特点。

Ⅱ. 总线的分类

1. 片内总线

芯片内部的总线

如在CPU芯片内部，寄存器与寄存器之间、寄存器与算逻单元ALU之间都由片内总线连接

2. 系统总线

计算机各部件之间的信息传输线

不难想象，片内总线指的是芯片内部的总线，那么芯片与芯片之间的连接线即为所谓的“片外总线”，但“片外总线”概念相对较广，因而又有所细分

a. 数据总线

传输各部件之间的数据信息（线上传输的是数据信号）

数据总线是双向的
其位数与机器字长、存储字长有关，一般而言该总线宽度是比前二者小的

b. 地址总线

指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址

地址总线是单向的，一般是由CPU或主存设备发出的
地址总线的条数与存储地址、I/O地址有关；通常情况下其条数与地址单元个数是相关的

c.控制总线

控制各部件，使各部件能在不同时刻占有总线使用权；即发出各种控制信号的传输线

控制总线是有出方向和入方向的

3. 通信总线

用于计算机系统之间或计算机系统与其它系统（如控制仪表、移动通信）之间的通信

①传输方式

a. 串行通信

数据在单条1位宽的传输线上，一位一位地按顺序分时传送

此方式传输1字节数据，需要分8次从低位到高位通过传输线逐位传输
此方式由于其传输方式，因而更适合远距离通信，可以从几米达数千公里

b.并行传输

数据在多条并行1位宽的传输线上，同时由源传送到目的地

此方式传输1字节数据，需要通过8条并行传输线同时由源传送到目的地
此方式由于其传输方式，因而更适合近距离通信，通常小于30米

Ⅲ. 总线特性及性能指标

1. 总线特性

总线特性

2. 性能指标

总线的性能指标

3. 总线标准

系统与各模块、模块与模块间的一个互连的标准界面，按总线标准设计的接口可视为通用接口

以下给出了不同总线标准的一些描述：

不同的总线标准

Ⅳ. 总线结构

1.单总线结构

诚如文首所言，随着计算机应用范围扩大，其外部设备种类和数量越来越多，它们对数据传输数量和数据传输速度的要求越来越高，倘若继续采用单总线结构必然会使得信号的传播延迟时间大大增加，影响系统的工作效率

2. 双总线结构

双总线结构的特点是将速度较低的I/O设备从单总线分离出来，形成主存总线与I/O总线分开的结构
图中CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，其系统吞吐能力可以相当大。大多用于中、大型计算机系统

双总线结构

3. 三总线结构

主存总线用于CPU与主存之间的传输；I/O总线供CPU与各类I/O设备之间传递信息；DMA总线用于高速I/O设备与主存之间直接交换信息
任一时刻只能使用一种总线；主存总线与DMA总线不能同时对主存进行存取；I/O总线只有在CPU执行I/O指令时才能用到

三总线结构
处理器与Cache之间有一条局部总线，将CPU与Cache或与更多的局部设备连接

三总线结构的又一形式

4. 四总线结构

增加了一条与计算机系统紧密相连的高速总线。高速总线上挂接了一些高速I/O设备，如高速局域网、图形工作站、多媒体、SCSI等

四总线结构

5. 总线结构举例

①传统微型机总线结构

传统微型机总线结构

实现了高速设备与低速设备的分离

CPU与存储器通过系统总线进行连接

通过一个标准总线控制器拓展出I/O总线，再将各类设备连接到I/O总线上

②VL-BUS局部总线结构

VL-BUS局部总线结构

实现了高速设备与低速设备的分离

CPU与存储器通过系统总线进行连接

扩展出了一条高速总线——VL-BUS总线，它连接了高速图形设备

通过标准总线控制器拓展出了一条低速总线

③PCI总线结构

PCI总线结构

CPU与存储器通过系统总线进行连接

通过PCI桥拓展出了一条PCI总线，通过PCI总线连接高速设备，如多媒体设备、高速图形设备、高速网络设备

通过标准总线控制器拓展出了类似ISA、EISA这样的总线，用于连接低速设备

④多层PCI总线结构

多层PCI总线结构

通过PCI桥，可以增强总线的驱动能力

Ⅴ. 总线控制（✈）

1. 总线的判优控制

基本概念：

按其对总线有无控制功能：

主设备（模块）：对总线有控制权
从设备（模块）：响应从主设备发来的总线命令；它本身不能对总线进行控制，也不能提出总线的占用请求

有些设备既可作为主设备，也可作为从设备
有些总线有多个主设备，有些总线只能有一个主设备

总线的判优控制可以分为：

1.集中式
2.分布式

总线判优控制

a. 链式查询方式

链式查询方式

数据线用于数据传输过程中的信息交换

通过地址线找出要通信的设备

BR——总线请求：所有设备通过BR发出总线占用的请求

BS——总线忙：某一设备占用了总线控制权，则通过该线告诉其他总控设备或其他设备总线忙

BG——总线同意：通过BG逐个查询，当遇到第一个提出总线占用请求的设备时，不在继续向下查询；因此，设备的总线占用优先级与BG的顺序有直接关系

缺点：对电路故障很敏感——BG线上如果某个设备的接口出现故障，则无法继续向下传递

b. 计数器定时查询方式

计数器定时查询方式

类似与链式查询方式，该方式新增了一条设备地址线，并在总线控制部件中内置了一个计数器

当BR线发出总线占用请求时，若可应答响应请求，内置的计数器会开始计数，并向各设备发出一组地址信号。直到计数值与设备地址一致时，设备获得总线控制权

n是允许接纳的最大设备数，则该方式大致用log₂n条线

c. 独立请求方式

独立请求方式

每一个设备均有一对总线请求BR_i线和总线同意BG_i线

有设备需要占用总线时，会发出请求信号至总线控制部件的排队电路，并根据优先次序确定响应何设备的请求

其响应速度快，优先次序控制灵活，但控制线数量多，总线控制更加复杂

n是允许接纳的最大设备数，则该方式需采用2n条线

2.总线通信控制

目的：解决通信双方 协调配合 问题

总线传输周期

a. 申请分配阶段

由需要使用总线的主模块提出申请，总线仲裁决定

b. 寻址阶段

主模块向从模块给出地址和命令

c.传数阶段

主从模块交换数据

d. 结束阶段

主模块撤销有关信息

总线通信的方式

a. 同步通信

由统一时标控制数据传送

同步式数据输入

T₁上升沿由主设备给出地址信号；

T₂上升沿需给出读命令信号，表示主设备要在从设备中读取数据

T₃上升沿之前需通过数据总线给出数据信号

T₄上升沿可以撤销数据信号和控制信号（读），T₄周期结束时可以撤销地址信号

同步式数据输出

T₁上升沿由主设备给出地址信号；

T₁下降沿之前需通过数据总线给出数据信号

T₂上升沿前需给出写命令信号，表示主设备要向从设备中写入数据

T₄上升沿可以撤销数据信号和控制信号（写），T₄周期结束时可以撤销地址信号

b. 异步通信

采用应答方式，没有公共时钟标准

异步通信的三种方式

不互锁方式：主设备向从设备发出请求信号从设备接收到请求后进行应答主设备撤销请求信号从设备撤销应答信号；（主设备不论从设备是否应答都会在一段时间后撤销请求信号，从设备应答后不论主设备是否接受到应答信号也会在一段时间后撤销应答信号）

半互锁方式：主设备向从设备发出请求信号从设备接收到请求后进行应答主设备接收到应答信号后撤销请求信号从设备撤销应答信号（主设备若接收不到应答信号会一直保持请求，从设备应答后不论主设备是否接受到应答信号也会在一段时间后撤销应答信号）

全互锁方式：主设备向从设备发出请求信号从设备接收到请求后进行应答主设备接收到应答信号后撤销请求信号主设备撤销信号后从设备撤销应答信号

c.半同步通信

同步、异步结合

半同步通信

以输入数据为例时的半同步通信时序：

输入数据时的半同步通信时序

主模块与从模块之间速度不一致，在T₃到来之前，从模块无法向主模块提供数据，从模块则会发出低电平有效的WAIT信号，主模块检测WAIT信号线，若WAIT持续置低电平，则主模块等待；直至WAIT置高电平，进T₃周期

半同步通信

上述三种方式的共同点：

同步、异步、半同步方式通信的共同点

d. 分离式通信

充分挖掘系统总线每个瞬间的潜力

一个总线传输周期

将上述的三种通讯方式可以看出，三个阶段中只有两个是占用总线的，那么将这两个占用总线的阶段划分为两个子周期，中间阶段不占用总线的时候释放总线控制权

特点：

各模块有权申请占用总线

采用同步方式通信，不等待对方回答

各模块准备数据时，不占用总线

总线被占用时，无空闲

Written by Tknight9 ©

Written in 11/29/2020

[计组] №3. 系统总线