【前端设计】寄存器复位对综合面积的影响

 

我们的目标是┏ (゜ω゜)=☞芯片前端全栈工程师~喵！

前言

之前在写代码的时候呢，就一直被要求尽量使用不带复位的寄存器，理由是节约面积和降低功耗。因此我一直有两个疑问：能省多少面积？能降低多少功耗？

鉴于我一直没能掌握功耗测试的技能，因此这次先来看看面积的影响，等我学会使用测试功耗的工具我再测测功耗（其实我想先学formal，然后做一个快速formal比对的脚本，有没有合适的教程推荐呢各位大佬）。

环境

使用的是之前的极简版DC环境：

【芯片前端】一键上手——基于DC的简易verilogHDL RTL综合环境_尼德兰的喵的博客-CSDN博客_dc verilog 转rtl

环境的路径如下，git clone下载后直接可用：