从网上搜到的有很多,实践过其中几种,其中一种较简单的方法如下:
1)安装ModelSim 和ISE 并注册破解;
2)将ModelSim根目录下的modelsim.ini文件的只读属性去掉。
3)将compxlib文件所在目录(即Xilinx安装目录Xilinx13.1ISE_DSISEbinnt)添加到环境变量path中。
计算机——右键——属性——高级系统设置——环境变量——选择path——编辑
变量名:path
变量值:Xilinx安装目录Xilinx13.1ISE_DSISEbinnt;
注:变量值之间用半角分号分开 ;
3)在ModelSim命令窗口(Modelsim下方Transcript)输入:(自己选择需求输入)
compxlib -s mti_se -arch all -l all -w -lib all (所有语言都编译)
compxlib -s mti_se -arch all -l verilog -w -lib all (只编译verilog语言库)
compxlib -s mti_se -arch all -l vhdl -w -lib all (只编译VHDL语言库)
按回车键,然后等待一段时间有可能是20+分钟,窗口有可能假死。(本人只测试过VHDL
这个命令)
最后附有compxlib命令用法,大家自己研读一下。
4)将ModelSim根目录下的modelsim.ini文件设为只读。
5)完成上述步骤,重新启动modelsim,即可在libarary栏中看到已生成的Xilinx库。
6)启动Xilinx ISE
新建工程——Project Settings 需要选择一下仿真器(红框部分)。
之后继续设置完工程文件。
7)点击工具栏EDIT——Preference——ISE General下的Integrated Tools
在右侧的Model Tech Simulator 中下面将modelsim.exe文件的所在目录D: modeltech_10.0awin32modelsim.exe添加进去。
8)建立完成vhdl(Verilog)文件,综合完,并完成建立波形仿真文件。
运行 Compile HDL Simulation Library。 (第一次运行会同样编译库文件也会需要20分钟)
9)点击VHDL文件——Simulator Behavior Model之后程序会自动启动Simulator进行仿真。
附:compxlib命令的语法。
compxlib命令的语法如下:
compxlib -s
[-l
[-w] [-log
[-smartmodel_setup] [-verbose]
compxlib -cfg
compxlib -info
compxlib -f
compxlib -help
compxlib -help
-s
-s
-s mti_se // 为ModelSim? SE编译仿真库;
-s mti_pe // 为ModelSim? PE编译仿真库;
-s ncsim // 为NCSIM? 编译仿真库;
-s vcs_mx // 为VCS-MX? 编译仿真库;
-s vcs_mxi // 为VCS-MXi? 编译仿真库;
对ModelSim仿真器来说,我们可以使用-s mti_se或-s mti_pe,例如在上面的例子中我们使用了-s mti_se选项。
-arch
-arch
-arch all // 为所有支持的器件族编译仿真库;
-arch virtex // 为Virtex器件族编译仿真库;
-arch virtexe // 为VirtexE器件族编译仿真库;
-arch virtex2 // 为Virtex-II器件族编译仿真库;
-arch virtex2p // 为Virtex-II Pro器件族编译仿真库;
-arch virtex4 // 为Virtex-4器件族编译仿真库;
-arch spartan2 // 为Spartan-II器件族编译仿真库;
-arch spartan3 // 为Spartan-3器件族编译仿真库;
-arch spartan2e // 为Spartan-II E器件族编译仿真库;
-arch spartan3e // 为Spartan-3 E器件族编译仿真库;
-arch fpgacore // 为Xilinx提供的IP Core编译仿真库;
-arch cpld // 为Xilinx的CPLD编译仿真库;
-arch cr2s // 为Xilinx的CoolRunner-II CPLD编译仿真库;
-arch xpla3 // 为Xilinx的CoolRunner XPLA3 CPLD编译仿真库;
-arch xc9500 // 为Xilinx的XC9500 CPLD编译仿真库;
-arch xc9500xl // 为Xilinx的XC9500XL CPLD编译仿真库;
-arch xc9500xv // 为Xilinx的XC9500XV CPLD编译仿真库;
-l
-l
-l
-l verilog // 为Verilog语言编译仿真库;
-l vhdl // 为 VHDL语言编译仿真库;
-l all // 为Verilog和VHDL两种语言编译仿真库;
-lib
-lib
-lib unisim // 该仿真库用于Xilinx器件的功能仿真;
-lib simprim // 该仿真库用于Xilinx器件的时序仿真;
-lib uni9000 // 该仿真库用于Xilinx CPLD器件的功能仿真;
-lib xilinxcorelib // 该仿真库用于Xilinx IP Core的功能仿真;
-lib smartmodel // 该仿真库用于SmartModel Library?的功能仿真和时序仿真;
-lib coolrunner // 该仿真库用于Xilinx CoolRunner?器件的功能仿真;
-lib abel // 该仿真库用于功能仿真;
在上面的例子中,我们没有使用该选项,也就是说自动编译所有的仿真库。
-dir
该选项指明编译后的仿真库存储的目录路径。缺省情况下,compxlib命令将仿真库编译到$XILINX/language/target_simulator目录下。在上面的例子中,我们将仿真库编译到了D:EDASoftModeltech_6.1axilinx_lib目录下,用户需要根据实际情况修改。当然也可以不使用该选项,而是编译到缺省目录下。
-w
可以使用这个选项覆盖预编译的仿真库,缺省情况下不会覆盖预编译的仿真库。
-log
可以使用这个选项来产生自己的编译日志文件。如果不使用该选项,则compxlib命令会自动产生一个日志文件,这个文件存放于运行compxlib命令的目录,文件名为compxlib.log。
-p
该选项用来指定仿真器可执行文件存在的路径。缺省情况下,compxlib命令自动从$PATH或%PATH%环境变量中搜索仿真器可执行文件存在的路径。如果$PATH或%PATH%环境变量中没有指定仿真器可执行文件存在的路径,则需要使用此选项指定。
-smartmodel_setup
该选项为SWIFT接口更新设置文件。
-verbose
该选项使compxlib命令执行的时候能够打印更多的消息。
-cfg
使用该选项可以产生具有缺省设置的配置文件。缺省情况下,如果在当前的目录中没有compxlib.cfg文件,则compxlib命令会产生一个。
-info
该选项用于打印预编译库的信息,
Release 7.1.02i - COMPXLIB H.40
Copyright (c) 1995-2005 Xilinx, Inc. All rights reserved.
Pre-Compiled Library Info :-
---------------------------------------------------------------
Library =: unisim
Mapped Name =: unisim
Language Name =: vhdl
Version =: 7.1i
Library Path =: D:EDASoftModeltech_6.1axilinx_lib
Compiled By =: mti_se
Simulator Used =: Model Technology ModelSim SE vlog 6.1a Compiler 2005.07 Jul 19 2005
Compiled On =: Wed Aug 03 19:22:51 2005
Errors =: 0
Warnings =: 0
Library Log =: D:EDASoftModeltech_6.1axilinx_libunisimcxl_XilinxCoreLib.log
---------------------------------------------------------------
-f
使用该选项可以使compxlib命令从文件中读取compxlib命令的选项和参数。
-help
使用该选项可以将compxlib命令的帮助打印到标准输出设备上。
-help
该选项可以打印扩展帮助信息。我们可以使用compxlib -help list命令来获得