5-1中央处理器-CPU的功能和基本结构

一.CPU的功能

中央处理器（CPU）是计算机硬件的核心部件，主要由运算器和控制器组成。

控制器：负责协调并控制计算机各部件执行程序的指令序列（控制部件执行指令）。包括取指令、分析指令和执行指令。

运算器：对数据进行加工

概念解释
①取指令：自动形成指令地址（PC自动指向下一条地址），自动发出取指令的命令
②分析指令：操作码译码（分析本条指令要完成什么操作），产生操作数的有效地址
③执行指令：根据分析指令得到的“操作命令”和“操作数地址”，形成操作信号控制序列，控制运算器、存储器以及I/O设备完成相应的操作
④中断处理：管理总线及输入输出，处理异常情况（如掉电）和特殊请求（如打印机请求打印一行字符）

CPU的功能：
（1）指令控制。完成取指令、分析指令和执行指令的操作，即程序的顺序控制
（2）操作控制。一条指令的功能往往由若干操作信号的组合来实现。CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
（3）时间控制。对各种操作进行时间限制，时间控制要为每条指令按时间顺序提供应有的控制信号
（4）数据加工。对数据进行算术和逻辑运算
（5）中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理

• 简述CPU的功能
  CPU必须具有控制程序的顺序执行（指令控制）、产生完成每条指令所需的控制命令（操作控制）、对各种操作加以时间上的控制（时序控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能。

二.CPU的基本结构

（一）运算器

运算器接收从控制器送来的命令并执行相应的动作，对数据进行加工和处理。运算器是计算机对数据进行加工处理的中心，它主要由算术逻辑单元（ALU）、暂存寄存器、累加寄存器（ACC）、通用寄存器组、程序状态字寄存器（PSW）、移位器、计数器（CT）等组成。

1.运算器的基本组成

（1）算术逻辑单元ALU：进行算术/逻辑运算，是运算器的核心
（2）暂存寄存器：用于暂存从主存读来的数据，该数据不能存放在通用寄存器中，否则会破坏其原有内容。暂存寄存器对应用程序员是透明的
（3）累加寄存器ACC。它是一个通用寄存器，用于暂时存放ALU运算的结果信息，可以作为加法运算的一个输入端
（4）通用寄存器组。如AX、BX、CX、DX、SP等，用于存放操作数（包括源操作数、目的操作数及中间结果）和各种地址信息等。SP是堆栈指针，用于指示栈顶的地址
（5）程序状态字寄存器PSW：保留由算术逻辑运算指令或测试指令的结果而建立的各种状态信息，如溢出标志（OF）、符号标志（SF）、零标志（ZF）、进位标志（CF）等。PSW中的这些位参与并决定微操作的形成
（6）移位器：对操作数或运算结果进行移位运算
（7）计数器CT：控制乘除运算的操作步数

2.专用数据通路方式

根据指令执行过程中的数据和地址的流动方向安排连接线路。若部件数量很多，连线会非常复杂。使用此方法性能较高，基本不存在数据冲突现象，但结构复杂，硬件量大，不易实现。

在此图中，所有寄存器可能同时进行数据输入。为了解决此问题
①可以使用多路选择器MUX决定将哪个输入信号输出

②可以使用三态门决定让哪个输入信号输出，每个三态门都有一个R0_out控制端。如R0_out给高电平表示R0数据可以通过

3.CPU内部单总线方式

将所有寄存器的输入端CPU和输出端都连接到一条公共的通路上。此方法结构简单，容易实现，但数据传输存在较多冲突的现象，性能较低。

R0_out为高电平表示R0输出有效，R0_in表示R0输入有效

为了解决冲突，可以设置暂存寄存器用于临时存放数据

寄存器的输出信号（传入ALU的输入信号）稳定之后，才能得到正确的输出结果。当寄存器的输出信号稳定之前，与ALU的输出信号在内部总线上发生冲突，影响寄存器传入ALU的输入信号，导致计算结果出错。因此可以在ALU之后加入暂存寄存器，等寄存器输出信号稳定之后，暂存寄存器再将结果输出到内部总线上（此过程可用三态门控制）。再给Ri_in高电平，将结果存入寄存器

（二）控制器

控制器是整个系统的指挥中枢，在控制器的控制下，运算器、存储器和输入/输出设备等功能部件构成一个有机的整体，根据指令的要求指挥全机协调工作。控制器的基本功能是执行指令，每条指令的执行是由控制器发出的一组微操作实现的。

控制器由程序计数器（PC）、指令寄存器（IR）、指令译码器、存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、时序系统和微操作信号发生器等组成。

1.基本组成

（1）程序计数器：用于指出下一条指令在主存中的存放地址。CPU根据PC的内容去主存中取指令。因程序中指令(通常）是顺序执行的，所以PC有自增功能
（2）指令寄存器：用于保存当前正在执行的那条指令
（3）指令译码器：仅对操作码字段进行译码，向控制器提供特定的操作信号
（4）存储器地址寄存器：用于存放要访问的主存单元的地址
（5）存储器数据寄存器：用于存放向主存写入的信息或从主存读出的信息
（6）时序系统：用于产生各种时序信号，它们都由统一时钟（CLOCK）分频得到
（7）微操作信号发生器：根据IR的内容（指令）、PSW的内容（状态信息）及时序信号，产生控制整个计算机系统所需的各种控制信号，其结构有组合逻辑型和存储逻辑型两种

2.实现过程

取出指令后放入IR，Ad指明操作数的存放地址，需输出到内部总线。（OP送到控制单元CU）OP先送到指令译码器ID，译码器的某个输出线被选通，决定接下来执行的微操作。因此ID的输出信号作为微操作信号发生器的输入信号。时序系统产生时序信号，决定微操作信号执行的先后顺序。微操作信号发生器每接收到一个节拍信号，就执行下一个微操作，发出下一个微操作所对应的操作信号。另外还需要根据PSW中的信息决定接下来的微操作序列。

若当前执行的指令的地址码直接指明了操作数在内存的存放地址，则微操作信号发生器将AdIR_out置高电平，将地址信息输出到内部总线上。给MAR_in高电平，将地址信息输出到MAR寄存器中。根据MAR中的地址访问主存（地址信息通过外部的地址总线传递给主存），主存通过总线上的地址信号查找对应的主存单元，找到数据之后放入MDR

MDR_inE表示从外部的数据总线输入数据的通路是否有效，MDR_in表示从CPU内部总线输入数据的通路是否有效

内部总线：CPU内部部件直接进行数据传输的公共通路
外部总线：CPU和主存、CPU和I/O设备之间数据传输的公共通路

指令译码器、时序系统、微操作信号发生器都属于控制单元CU

（三）寄存器

CPU内部寄存器大致可分为两类：一类是用户可见的寄存器，可对这类寄存器编程，如通用寄存器组R_i、程序状态字寄存器PSW、ACC、PC；另一类是用户不可见的寄存器，对用户是透明的，不可对这类寄存器编程，如存储器地址寄存器MAR、存储器数据寄存器MDR、指令寄存器IR、暂存寄存器。

CPU在逻辑上可分为ALU、寄存器、中断系统、控制单元CU。图中左半部分为运算器，右半部分为控制器，二者构成了完整的CPU