数字电路课设_电子抢答器

对应资源：https://download.csdn.net/download/weixin_44855366/21108426

目录

第一章 设计任务与要求 

第2章 方案设计

2.1 设计方案的选择

2.2 定时抢答器的总体框图和设计说明

第3章 单元电路设计原理说明与仿真波形

3.1 抢答电路的设计和仿真

3.1.1 抢答电路设计要求及思路介绍

3.1.2 优先编码电路

3.1.3 锁存电路

3.2 定时电路和计时电路的设计和仿真

3.2.1 定时电路和计时电路的设计要求及思路介绍

3.2.2 倒计时电路

3.2.3 抢答计时电路

3.3 答题结束报警电路和计时结束报警电路的设计和仿真

3.3.1 答题结束报警电路

3.3.2 计时结束报警电路

3.4 脉冲产生电路的设计和仿真

3.4.1 脉冲产生电路的参数确定及仿真

3.4.2 RS触发器控制电路设计

3.5 控制电路的设计

第4章、整机电路各单元模块信号连接调试及分析说明

第5章、异常问题及解决方法

---

第一章 设计任务与要求 

        设计一个智力竞赛抢答器，可同时共8 名选手参加比赛，并具有定时抢答功能。具体功能要求如下： 

①抢答电路设有编号是K0～K7的按钮开关给8位编号是0～7竞赛选手使用。

②抢答电路设有编号是S1、S2给主持人1、主持人2使用，主持人1负责电路清零和抢答开始控制，主持人2负责时间预置和计时启动。

③抢答电路具有优先编码、选手编号锁存和显示功能。即主持人1把开关S1拨到抢答开始，最先按抢答按钮的选手编号会显示并锁存到主持人1清零，其余选手抢答无效，主持人1拨开关S1清零后，才可以进行下轮抢答。

④抢答电路具有答题定时计数功能。选手回答时间主持人2事先设定，如60秒，拨开关S2到时间预置，选手抢答有效后，主持人2拨开关S2到计时开始，倒计时开始，显示剩余时间，当剩余时间为0时，报警信号灯亮。

⑤将RS触发器应用到开关电路中，RS触发器输出端以及其他相关逻辑和门电路构成两片74LS192D的电源输入A开关打到右侧开始倒计时，A开关打到左暂停倒计时。解决无法中途暂停的问题。

⑥抢答电路具有抢答定时计数功能。主持人1可事先设定抢答时间，如30秒，抢答开始，用加法计数，每秒加1，即0-29共30秒内有效，超过抢答无效。

第2章 方案设计

2.1 设计方案的选择

        制作抢答器有很多种方法，基于本人正在修读《数字电子技术基础》课程的背景，故自然选择了采用数字电路中的门电路、时序逻辑电路等基础知识来进行电路设计，一方面可以将理论课的知识应用到实际的设计中，另一方面可以减少学习研究的时间而直接着手于设计本身。同时我借鉴老师的做法，用了一些成型电路，如用555定时器构成的多谐振荡器来产生标准秒脉冲电路等，使总体方案易于实现。

2.2 定时抢答器的总体框图和设计说明

1、定时抢答器的总体框图如图2.2.1所示

图2.2.1 抢答器的总体框图

2、图2.2.1定时抢答器的工作过程是：接通电源时，主持人1将开关置于“清零”位置，抢答器处于禁止工作状态，抢答指示灯熄灭，指示灯显示初始化值0，同时主持人2将开关置于“预置数”状态，定时显示器显示设定的状态。当节目主持人1宣布“抢答开始”，主持人1将开关置于“显示选手编号”状态，同时抢答30s计时开始从0开始计时，DCD_HEX显示编号8，则选手开始抢答，若有人抢答则抢答成功指示灯亮，锁存电路将选手编号锁存并在DCD_HEX显示，同时30s计时器置零。若超过30s无人抢答，主持人按下开关将开关置于“清零”位置，重新开始新一轮抢答。若有选手抢答，当主持人宣布“开始回答”时，主持人2将开关置于“开始倒计时”状态，若选手未在规定时间内回答完毕，则倒计时结束时，答题超时警示灯亮起同时蜂鸣器开始报警。

第3章 单元电路设计原理说明与仿真波形

3.1 抢答电路的设计和仿真

3.1.1 抢答电路设计要求及思路介绍

1、抢答电路的功能

（1）分辨出选手按键的先后，并锁存优先抢答者的编号，供显示电路（数码管）显示抢答成功者的编号；

（2）一旦有人抢答，使得其他选手的抢答操作无效。

2、抢答电路的实现

抢答电路由抢答开关、优先编码电路、锁存电路、显示电路组成。具体为使用2片4输入与非门7420N、3个非门7404N组成8-4优先编码电路；采用一片4D触发器74175N作为锁存器；显示电路由数码管DCD_HEX组成。

3.1.2 优先编码电路

1、优先编码电路用2片4输入与非门7420N、3个非门7404N组成，其电路图如图3.1.1所示，真值表如图3.1.2所示。

图3.1.1 优先编码电路

图3.1.2 优先编码电路真值表

2、优先编码电路工作原理

当选手（编号为i）按下抢答开关是，则Ki接地，输入为0，根据图3.1.2可以得到对应的8-4优先编码器的输出。如五号选手率先抢答，则对应输入为11111011，对应输出为0101，即编码器输出编号5的二进制码。同时采用8-4编码器的另一个原因是当电路从开始抢答到有人抢答会有高位（第四位）的突变，故可与相关门电路组合组成锁存器的时钟信号达到锁存编号的目的，具体过程在锁存电路里会提及。

3、优先编码电路的仿真
在优先编码电路的输入输出端接上逻辑分析仪，当5号选手抢答成功时，输入如下图3.1.3所示。输出如图3.1.3所示。

 图3.1.3 输入端电平变化

输出如图3.1.4所示。

图3.1.4 输出端的波形

由逻辑分析仪可知，仿真结果与理论一致。

3.1.3 锁存电路

1、采用一片4D触发器74175N作为锁存器，时钟信号为74175N的输入端4D与脉冲信号以及相关的门电路组成。其电路图如图3.1.5所示。

图3.1.5 锁存电路

2、锁存电路的工作原理

优先编码电路的输出A0、A1、A2、A3依次为4D、3D、2D、1D的输入。当主持人1关闭按键S3，则~CLK输入端有效即初始化，输出4Q3Q2Q1Q=0000。当主持人1宣布开始抢答，同时打开开关S3则4Q3Q2Q1Q=1000，DCD_HEX显示8，时钟信号正常。当有选手抢答时，4D输入端由高电平变为低电平，导致时钟信号恒为高电平，锁存器将选手编号锁存，DCD_HEX显示抢答成功选手编号，且其他人抢答不再有作用。只有当这一轮抢答结束，主持人按下开关S3，锁存器初始化并重新进入等待工作状态。

3、锁存电路的仿真

当主持人1按下按键S3，则~CLK输入端有效即初始化，输出4Q3Q2Q1Q=0000。初始化时的波形如图3.1.6所示。

图3.1.6初始化时的波形

当主持人1宣布开始抢答，同时打开开关S3。当有选手抢答时，4D输入端由高电平变为低电平，导致时钟信号恒为高电平，锁存器将选手编号锁存，且其他人抢答不再有作用。如4号选手抢答成功，波形图如下图3.1.7所示。

图3.1.7  4号选手抢答成功时的波形

如果此时有人继续抢答，如5号选手抢答，则输入输出波形如下图3.1.8所示。

图3.1.8  4号选手抢答成功后5号按键的输入输出波形

从仿真波形可以得到仿真结果符合设计预期。

3.2 定时电路和计时电路的设计和仿真

3.2.1 定时电路和计时电路的设计要求及思路介绍

1、定时电路的功能

在抢答成功选手准备好之后，主持人2拨动单刀双掷开关S1到“开始计时”状态，当60s倒计时结束后蜂鸣器响应，答题超时警示灯亮起。

2、定时电路的组成

答题定时电路可由2片加/减法计数器74192与必要的门电路组成，4管脚数码显示管DCD_HEX本身含有译码电路，所以在定时电路中直接使用4管脚显示管省去了74LS48译码器，使电路简化。利用74192的置数功能完成答题时间的预置，预置端是D、C、B、A。

实际电路采用了两片74LS192D与必要的门电路组成。由脉冲产生电路和相关的门电路为74LS192D供电，主持人2控制~LOAD端口实现预置数。由主持人根据抢答题目的难易程度，如果设置为59s，就可以在计数器的预置数控制端输入01011001。时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在数码显示管上。当60s倒计时结束后蜂鸣器响应，答题超时警示灯亮起。

3、计时电路的功能

主持人1可事先设定抢答时间，如30秒，抢答开始，用加法计数，每秒加1，即0-29共30秒内有效，超过抢答无效。

4、计时电路的组成

抢答计时电路可由2片加/减法计数器74192与必要的门电路组成，4管脚数码显示管DCD_HEX本身含有译码电路，所以在定时电路中直接使用4管脚显示管省去了74LS48译码器，使电路简化。利用74192的置数功能完成答题时间的预置，预置端是D、C、B、A。

实际电路采用了两片74LS192D与必要的门电路组成。由脉冲产生电路和相关的门电路为74LS192D供电，主持人1控制~LOAD端口实现预置数。由主持人根据抢答题目的难易程度，如果设置为30s，就可以在计数器的预置数控制端输入00000000。时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始加法计数工作，并将时间显示在数码显示管上。当30s计时结束后蜂鸣器响应，抢答超时，警示灯亮起。

3.2.2 倒计时电路

1、答题定时电路可由2片减法计数器74LS192D与必要的门电路组成，倒计时电路的电路图如图3.2.1表示

图3.2.1 答题定时电路

2、倒计时电路的原理

由脉冲产生电路和相关的门电路为74LS192D供电，主持人2控制~LOAD端口实现预置数，当~LOAD端输入为0时74LS192D完成预置数功能，在主持人将开关拨至高电平端且脉冲电流工作时74LS192D开始倒计时。由主持人根据抢答器的难易程度，如果设置为59s，就可以在计数器的预置数控制端输入01011001。时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在数码显示管上。

3、倒计时电路的仿真
在两片74LS192D的八个输出端与逻辑分析仪连接，在抢答成功的选手准备好之后，主持人2拨动单刀双掷开关S1到“开始计时”状态，个位的波形如图3.2.2所示。

图3.2.2 个位的波形

十位数的波形变化如图3.2.3所示。

图3.2.3 十位数的波形变化

3.2.3 抢答计时电路

1、抢答计时电路可由2片加法计数器74LS192D与必要的门电路组成，抢答计时电路的电路图如图3.2.4表示

图3.2.4 抢答计时电路

2、抢答计时电路的原理

实际电路采用了两片74LS192D与必要的门电路组成。由脉冲产生电路和相关的门电路为74LS192D供电，主持人1控制~LOAD端口实现预置数。由主持人根据抢答题目的难易程度，如果设置为30s，就可以在计数器的预置数控制端输入00000000。时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始加法计数工作，并将时间显示在数码显示管上。当30s计时结束后蜂鸣器响应，抢答超时，警示灯亮起。当节目主持人1宣布“抢答开始”，主持人1将开关置于“显示选手编号”状态，同时抢答30s计时开始从0开始计时，DCD_HEX显示编号8，则选手开始抢答，若有人抢答则抢答成功指示灯亮，锁存电路将选手编号锁存并在DCD_HEX显示，同时30s计时器置零。若超过30s无人抢答，主持人按下开关将开关置于“清零”位置，重新开始新一轮抢答。

3、抢答计时电路的仿真

在两片74LS192D的八个输出端与逻辑分析仪连接，主持人1拨动单刀双掷开关S3到“预置数”状态，个位的波形如图3.2.5所示。

图3.2.5 个位的波形

十位数的波形变化如图3.2.6所示

图3.2.6 十位数的波形变化

3.3 答题结束报警电路和计时结束报警电路的设计和仿真

3.3.1 答题结束报警电路

1、答题结束报警电路的功能

在倒计时结束时亮灯和触发蜂鸣器。

2、答题结束报警电路的组成
电路由DCD_HEX和蜂鸣器BUZZER及相关的门电路组成。电路图如图3.3.1所示。

图3.3.1  答题结束报警电路

3、实现原理

输入为十位的~BO,当十位个位均不为0时，两片74LS192D持续工作，~BO为高电平，经求反为低电平，此时DCD_HEX和蜂鸣器BUZZER均不工作；而当当十位个位均为0时，倒计时结束，此时~BO为低电平，经求反为高电平，此时DCD_HEX和蜂鸣器BUZZER开始工作直至主持人将S1拨至预置数端。

4、电路仿真

在输入端输出端接上逻辑分析仪，观察在倒计时结束时的波形变化。波形如图3.3.2所示。

图3.3.2 答题结束报警电路输入输出波形

3.3.2 计时结束报警电路

1、计时结束报警电路的功能

在计时结束时亮灯和触发蜂鸣器。

2、计时结束报警电路的组成
电路由DCD_HEX和蜂鸣器BUZZER及相关的门电路组成。电路图如图3.3.3所示。

图3.3.3 计时结束报警电路

3、实现原理

输入为位于十位的74LS192D的两个低位管脚的与非,当十位为3时，十位的74LS192D的输入为0011，此时两个低位管脚的与非与脉冲信号相与，两片74LS192D停止工作，两个低位管脚的与非经求反为高电平，此时DCD_HEX和蜂鸣器BUZZER均工作，计时结束；而当十位不为3时，计时器持续工作，此时DCD_HEX和蜂鸣器BUZZER均不工作。

4、电路仿真

在输入端输出端接上逻辑分析仪，观察在计时结束时的波形变化。波形如图3.3.4所示。

图3.3.4 计时报警电路输入输出波形

3.4 脉冲产生电路的设计和仿真

3.4.1 脉冲产生电路的参数确定及仿真

1、本实验采用由555定时器组成的多谐振荡器来产生周期为1s的时间脉冲，从而为60秒的倒计时提供脉冲输入。在这里取R1=51kΩ，R2=47kΩ，C=10uF。由于震荡周期T=0.7（R1+2R2）C=1.015s，显然这样的设计是符合实验要求的。
2、脉冲产生电路的电路图如图3.4.1所示

图3.4.1 脉冲产生电路

3、脉冲产生电路的仿真

在输出端加示波器，对555定时器组成的多谐振荡电路仿真输出时间脉冲的结果，测得脉冲周期T=1.005s得到仿真图3.4.2所示。

图3.4.2 脉冲产生电路的仿真波形

3.4.2 RS触发器控制电路设计

将RS触发器应用到开关电路中，如图3.4.3所示。RS触发器输出端以及其他相关逻辑和门电路构成两片74LS192D的电源输入A开关打到右侧开始倒计时，A开关打到左暂停倒计时。可以解决无法中途暂停的问题。

图3.4.3  RS触发器控制电路

3.5 控制电路的设计

1、整体的电路图如图3.5.1所示。

图3.5.1 整体电路图

2、控制电路的工作原理

控制电路是联系抢答电路和定时电路的桥梁，目的是实现当有人抢答时抢答电路输出信号触发定时电路可以随之启动工作，同时在没人抢答时定时电路无法工作。

具体为当有人抢答时锁存器74175N的4Q突变输出0，经过求反和脉冲信号以及RS触发器的输出相与，只有三者同为1时定时电路才可以进行下一步的启动，定时电路的下一步启动取决于主持人2，主持人2将开关拨至接地完成预置数，此时~BO为1；只有当倒计时结束时~BO变为低电平，此时74LS192D停止倒计时。

4Q求反和脉冲信号以及RS触发器的输出相与的真值表如下图3.5.2所示。

图3.5.2  4Q求反和脉冲信号以及RS触发器的输出相与

对于抢答计时电路，主持人1开关处电源和锁存器74175N最高位求反后相与接入抢答计时电路的~LOAD管脚，当主持人置零后开始准备接受抢答时，输入为1，抢答计时电路开始工作。若有人抢答，则抢答计时器直接置零，抢答成功的选手编号将于数码管显示；若30s内无人抢答，则当计时到30s时超时警报灯亮，同时蜂鸣器响。主持人按下开关将开关置于“清零”位置，重新开始新一轮抢答。

第4章、整机电路各单元模块信号连接调试及分析说明

单元电路设计完成后整体电路图如图3.4.1.1所示，抢答电路、定时电路、脉冲产生电路均单独调试且结果符合理论推导。通过控制电路将各单元电路连接到一块，抢答电路的主持人1控制锁存器的锁存和置零的功能，当有人抢答成功时锁存器74175N锁存选手编号同时4Q由1突变为0，~4Q则由0突变为1，根据图3.4.1.2可以得到此时定时器可以随时开始工作，主持人2先完成预置数功能，当选手准备开始时将开关拨至“开始倒计时”状态。若中途需要暂停则只需要将RS触发器的开关拨至左侧使得输出为0，从而两片74LS192D暂停工作。经调试电路可以正常工作。

第5章、异常问题及解决方法

1、电路仿真时间过长

在设计完脉冲产生电路后进行电路仿真，发现仿真时间是以ms级别进行的，而实际上需要的是以s级别上进行就可以了。具体解决方案是在Interactive中将最大时间步长修改为0.001。经测试电路仿真时间与实际时间一致。

2、单元电路仿真时间过长

在调节好最大时间步长的前提下，在电路中加逻辑分析仪后进行仿真发现又出现了仿真时间过长的问题。解决方案是在新加的逻辑分析仪中设置内部时钟源的时钟频率与电路脉冲产生信号频率一致（1Hz）。修改后仿真时间与实际时间一致。

3、锁存器工作不佳

在最初以74175N输出端的~4Q与脉冲信号与非以实现锁存，发现虽然输出端依然会受到输入端影响，如多人抢答时数码管显示混乱。解决方案是以输入端最高位4D与脉冲信号相与非，当有人率先抢答时，4D由高电平变为低电平导致时钟信号保持为高电平。在7475N输出最快的选手的编号之后，由于74175N的时钟信号一直为高电平，而74175N为上升沿触发，故无法改变输出端输出。这样的话就可以实现编号锁存了。

4、整机的功能描述

作品最后能够实现的功能	是否满足任务书对应功能要求，存在哪些不足
功能①	符合要求，运行正常。
功能②	符合要求，运行正常。
功能③	符合要求，运行正常，但是没有进行分层设计。
功能④	基本符合，在36s时会出现卡一下的情况。
功能⑤	此功能是本人另加，可以实现倒计时过程暂停。
功能⑥	基本符合，但是计时周期略小于1s

5、作品操作说明（按什么键或拨什么开关，就有什么功能和现象）：

（1）打开电路图，点击开始运行，主持人1关闭开关S3完成锁存器初始化，主持人2将单刀双掷开关S1接地完成倒计时预置数；当主持人1宣布开始抢答时，同时打开开关S3，DCD-HEX显示编号8，选手开始抢答，同时抢答计时电路开始计时。若有人抢答，抢答成功者的编号由74175N锁存并输出，这时其他选手抢答无效。若30s内无人抢答，则主持人1关闭开关S3并完成初始化后，重新开始新一轮的抢答。

（2）当有选手抢答成功并准备好回答时，主持人2将单刀双掷开关S1接高电平，计时电路开始倒计时，DCD_HEX显示十位数和个位数变化。如果中途需要暂停，则可以通过RS触发器控制电路将S2拨至右侧使得RS触发器输出为0，计时器暂停工作，将S2拨至右侧恢复倒计时。

（3）当60s倒计时结束后蜂鸣器响起同时答题超时警示灯亮起。