时钟晶振电路EMC设计标准电路详解

时钟晶体电路一般是辐射发射的干扰源（EMI）

时钟晶体电路分为无源晶体电路和有源振荡电路：

1、无源晶体电路标准电路如下：

①.晶振串联的电阻R1、R2常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。用来调整drive level和发振余裕度。

②.晶振输入输出并连电阻R3作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级；并联电阻降低谐振阻抗，使谐振器易启动；并联电阻取值从100k-20M都可以正常起振，但会影响脉宽比。

③.并联在晶振上的两颗电容C1、C2一般取值为20-30pf左右，主要用于微调频率和波形，并影响频率的幅度。

④.C3电容可改善震荡信号质量。

2、有源振荡电路标准电路如下：

  

①.电源管脚采用LC滤波电路或者Π滤波电路，小电容放在电源管脚处，大电容紧挨着小电容，供电磁珠作用是防止震荡器的高频信号通过电源污染外部电路。

②.C3电容可改善震荡器输出信号质量。

③.晶体外壳要做接地设计，并在PCB表层铺铜，将晶体外壳连接到地。

④.输出采用始端串联阻抗进行匹配，阻值通常为10R、22R、33R等，其阻值根据实际情况调节，匹配电阻靠近时钟芯片。