DDR基础知识点杂记

1、DDR SDRAM名称含义
   DDR是双边沿数据，
      S是同步即操作都有时钟来同步，
      D是动态存储表示需要定时刷新，掉电或不刷新存储信息会丢失，
      RA表示随机存取，表示读写操作延迟不随访问存储介质的物理位置的不同而不同。
2、DDR的层级结构，从上到下为：channel->DIMM->rank->chip->bank->row->col->cell
    1）chip左边的是存储芯片的外部结构，右边的是存储芯片的内部结构，chip即是单个DDR存储颗粒
    2）cell是最小存储单元，DDR多大位宽就表示一个cell可以存储多少bit的数据。
      一整行Cell构成了：Row（行），
      一整列Cell构成了：Column（列）
      Row*Column形成一个：Bank（块）
             多个Bank构成一个：Chip（片）
      多块Chip（芯片）排列在一个DDR内存条的一面。 再加上一个片选信号就构成一个内存条的一个面，即：Rank。
            一个DDR内存条一般有两个面，多个（一般指2个）Rank就构成了一根内存条。一个内存条配备一个插槽，即：DIMM（双列直插）。
      多个DIMM就构成一个通道，即Channel。一般一个Channel对应于CPU的一个内存控制器。一个CPU有几个内存控制器，就可以做几个（一般是2个）Channel。
3、DDR4芯片有20根地址线（17根Address、2根BA、1根BG），16根数据线。
    1）通过BG选择BANK GROUP，只有一根BG表示只有2个BANK GROUP，如果有4个GROUP，则需要分配两根BG
    2）通过两根BA选择BANK GROUP下的BANK,每个GROUP下有4个BANK，所以两根线正好够用。
    3）17根address里有一根指示传输的是行地址，另外16根传输行地址，即行地址范围为2^16=65536个=64K个。
    4）17根address里表示传输行地址的线关闭，另外16根中的10根用来传输列地址，即列地址范围为2^10=1024个=1K个，剩下6根用来表示读写状态/刷新状态/行使能等复用功能。
4、SPD是SERIAL PRESENCE DETECT的缩写，本质是一颗I2C接口的EEPROM对内存插槽中的模组存在的信息检查。
    1）SPD是一组关于内存模组的配置信息，如P-Bank数量、电压、行地址/列地址数量、位宽、各种主要操作时序（如CL、tRCD、tRP、tRAS等）……
    2）SPD容量为256字节。实际上JEDEC规定的标准信息只用了128个字节（还有128字节，属于厂商自己的专用区）。一般的，一个字节至少对应一种参数，有的参数需要多个字节来表述（如产品续列               号，生产商在JEDEC组织中的代码）。
5、三种接口电气特性：SSTL(DDR3)上拉VDD/2，高低电平都会有功耗；
                   POD(DDR4 LPDDR3)上拉VDD，高电平没功耗，低电平功耗偏大。故有DBI功能；
                  LVSTL(LPDDR4)下拉VSSQ，休眠时无功耗。信号电平是可编程的。
6、DBI（Data Bus Inversion）数据总线倒置。发送端检测一个Byte（8 bit）输出为“1”的个数，如果小于4，就把所有的DQ输出翻转一下，也就是“0”变成“1”，“1”变成“0”。接收端根据DBI信号去决定是否再翻转一下。这样，一个Byte Data Bus上1的个数总是大于等于4。
每个Byte有一个DBI信号。DBI是双向的信号，读和写都可以利用DBI功能。