multi voltage design的floorplan通关秘籍

这里对multi voltage design的floorplan做一个梳理。

1.读入UPF

这一步的作用除了检查UPF以外，最重要的是搞定两件事，第一，power domain之间最直接的关系(首先从-element看hier层是从属还是并列，其次从ISO定义看连接关系)，第二，power switch与其供电网络。

1）power domain之间的关系直接影响着floorplan，有从属关系的power domain可以紧挨着摆放(abutted)，也可以让parent包含child。

create_power_domain PD_WL -element u_core/wireless_subsys -supply {primary SS_WL}

create_power_domain PD_LPR -element u_core/wireless_subsys/u_rw  -supply {primary SS_PMU} 

PD_WL和PD_LPR的voltage area可以紧挨着摆放，也可以把PD_LPR放到PD_WL的voltage area内部，不影响power plan。

2）而并列关系的power domain之间的联系往往需要通过顶层，这样在摆放时就需要考虑留channel。

create_power_domain PD_CPU1 -element u_top/cpu1 ...

create_power_domain PD_CPU2 -element u_top/cpu2 ...

create_power_domain PD_RAM0 -element u_top/cpu0/ram0 ...

create_power_domain PD_RAM1 -element u_top/cpu0/ram1 ...

如上示例，u_top/cpu1和u_top/cpu2