模拟电路系列文章-放大电路输出电容

目录

概要

整体架构流程

技术名词解释

技术细节

小结


概要

提示:这里可以添加技术概要

       一个运放组成的同相比例器(包含运放内部结构)所示,在它的输出端对地接了一个大电容C,这是一个极其危险的电路,一般会引起电路工作不稳定,特别是方波输入时会引起过大的过冲和振铃现象,有时候还会发生自激振荡。

整体架构流程

模拟电路系列文章-放大电路输出电容_第1张图片

上图为运算放大器的基本结构

技术名词解释

运放:运算放大器(简称“运放”)是具有很高放大倍数的电路单元。在实际电路中,通常结合反馈网络共同组成某种功能模块。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。由于早期应用于模拟计算机中用以实现数学运算,因而得名“运算放

技术细节

       为了解释这种现象,图中我们画出了运放内部的简化等效结构︰图中小运放都是理想的,入端开始是一个理想的开环运放,然后是两级低通网络,产生两个上限截止频率,其中f非常小,是运放设计者为了增强运放电路稳定性,而在运放内部刻意制造的,对低速运放,此值约为0.1~10Hz量级,对高速运放,此值可达 10kHz甚至更高。而 f:要大得多,它不是刻意制造的,而是集成电路生产中固有存在的,比如PN结之间的杂散电容引起的。实际的fw不是一个简单的一阶低通产生,可能是多个复杂网络形成。但在本图中,为了简化,我们将其描述成一个和C2形成的一阶低通。但读者必须清楚,理论上两级1阶低通,只能产生最大180°的滞后,而这两级的简化模型,是可以产生超过180°的滞后相移的。

       此后是一个跟随器隔离阻容网络与输出端的阻抗联系,然后每一个运放都有一个输出电阻r。,约为0.01Q~100Q,取决于不同的运放,以及不同的信号频率。
     这个模型,已经可以大致描述出实际运放的开环幅频、相频特性。

       当运放电路的输出没有电容,则环路只包含运放和反馈电阻。因此,其是否稳定,可以利用前述方法判断——需要特别注意的是,此时的运放输出电阻r。,在分析中起不到什么作用,毕竟它和R相比,还是太小了。但是,一旦在此电路的输出端对地端接一个负载电容,那么输出电阻r就与C组成了一阶低通,它在产生增益衰竭的同时,也会产生最大-90°的相移,这样环路增益曲线会加速下降,这有利于稳定,而环路相移曲线也会加速下降,不利于稳定。这就要看谁的作用大了。

       一个一阶低通的引入,在带来-3dB的环路增益下降的同时,会引起-45°的额外相移,-6dB增益下降,则会引起-60°的额外相移,这已经差不多将相位裕度全部消耗完了。总体看,相移的影响更大一些,或者说,这个一阶低通的引入,多数情况下会引起系统更加不稳定。
       这个过程特别好玩。有些人会片面的认为,在环路中增加一阶低通会引起系统不稳定,因为这会引入额外的相移,降低相位裕度。这是完全错误的。实际上,一阶低通的引入,就如大千世界一分为二的万物一般——有其好的方面,就有其坏的方面,而好与坏,又以不同的方式呈现,看你怎么用它。
       一阶低通引入后,增益降低(有利于稳定)是缓慢的,但是却是持续的,永无休止的,因为一阶低通的增益会随着频率的增大,而无限降低,趋近于0。而相移的增加(不利于稳定)是迅速的,却是有极限的,即便频率趋于无穷大,相移也只能到-90。

       这有点像沙漠中的骆驼。渴,缺水会死亡,累,也会死亡。背上水,有好处,但也增加了负荷。背水还是不背水?这得看什么时候。
       眼看就要到终点了,也是累到极限的时候,即便多背一壶生命必须的水,也会压垮这个可怜的骆驼。而刚开始旅行的时候,则必须背上足够的水。水,是好还是坏﹖它可以长久供应骆驼的需求,但是又在短瞬间增加了骆驼的负荷。
       道理几乎完全相同。科学家在运放设计时就考虑到了这点。他们人为的,在低频段引入了一个低通滤波器,如ADA4899-1中,26kHz处的一阶低通,就是人为刻意增加的,这有助于增加运放电路的稳定性。而在高频处,则告诫用户,避免出现低通网络。
因此,对于运放组成的负反馈放大电路,不要在其输出端接大电容负载。否则,其稳定性一般会出现下降。轻者,出现方波输入时的输出过冲,。重者,则会引起自激振荡。

模拟电路系列文章-放大电路输出电容_第2张图片

      图中的过冲,是指当矩形波输入时,输出出现了先冲上去,再降下来,来回折腾几次才稳定下来的现象。对一个良好的放大器来说,过冲越小越好。
      过冲大小用百分比表示,即图中的A/B。图中可知,当端接不同的输出负载电容时,ADA4899-1的过冲也不同,C为15pF时,过冲如图所示,是最大的,肉眼看约为36%。
 

小结

提示:这里可以添加总结

本节总结了负反馈电路为什么不能接大电容的情况

你可能感兴趣的:(硬件设计,嵌入式硬件,fpga开发)