FPGA----Verilog矩阵求逆

1、本人使用纯Verilog语言实现了方阵矩阵求逆的并行计算，代码复用性强、可扩展性强、包含矩阵的四则运算，下面的例子是8*8的，本人代码可以向上封装以2^n阶数增长。

2、下面是8*8矩阵的仿真截图。

 

 实验结果为：3e08542e（0.13313362002372742）be255bd1（-0.1614830642938614）bea23938（-0.31684279441833496）3ed3ece6（0.41391676664352417）bd8e6c0a（-0.06954200565814972）be796890（-0.24356293678283691）3e90e42a（0.2829907536506653）bd7fb7aa（-0.06243101507425308）3c289f603e03fd683e84a542bed86c4f3e3d66703e582d9abeb188c63c128ee0...（太多了显示不出来），将单精度转为浮点数与matlab计算结果一致

 由图可知，计算稳定表明程序可以复用，且每次计算周期为：24.345-12.465=11.88us=0.00001188s<<0.000792，是MATLAB的67倍！

3、下面是16*16矩阵的仿真截图。

 输出结果是，周期是25.3us<<0.001s

4、本项目所有代码为本人亲自开发，工作成功来之不易，因此代码不再贴出，如有需要请联系作者邮箱。

5、由于所有课题计算至此基本均已实现，接下载作者发文就会很慢啦，主要就是写代码啦！