【模拟IC】2024届联发科模拟IC岗笔试题复盘

前言

对2024年联发科模拟IC岗笔试题的复盘笔记，答案仅供参考，欢迎交流学习，在此感谢412实验室所有小伙伴的答疑和复盘。

第一题

下图是一个只有一个三级管的bandgap schematic ,开关S1和S2受时钟信号控制，分析并回答以下问题。器件参数：k,T,q.Is。
当S1和S2断开，计算vout。
当S2闭合，S1断开，计算vout。
当S1断开，怎样设计I1和I2，C1和C2使得输出可以零温度系数。

第二题

1)请给出表达式（Av,GBW,fz,fd,fnd）
2)怎样设置R0
3)当这个运放用于右图，如果IM1和IM2电流变化在+/-5%，输出阻抗的范围是？

---

第三题

如下图电路，假设反相器的延时为t1传输门延时为t2,CKB和CK是互补时钟。
1） 说出下图电路的功能。
2） 请给出保持时间，建立时间和传播延时。

答：
1）边沿触发的D触发器
2） 建立时间是输入数据D在时钟上升沿之前必须有效的时间。这就相当于问：在时钟上升沿之前输入D必须稳定多长时间才能使QM采样的值是可靠的？对于上述电路，输入D在时钟上升沿之前必须传播通过I1，T1，I3,I2。这就保证了在传输门T2两端的节点电压值相等。因此，建立时间等于3*t1+t2。

传播延时是QM值传播到输出Q所需的时间。注意，由于在建立时间中已包括了I2的延时，I4的输出在时钟上升沿之前已有效。因此延时就只是通过T3和I6的延时，即t1+t2。

保持时间表示在时钟上升沿之后输入必须保持稳定的时间。在这种情况下，当时钟为高电平时，传输门T1关断。由于D输入和CLK在到达T1之前都要通过反相器，所以在时钟变为高电平之后，输入上的任何变化都不会影响输出。因此保持时间为0。
Note:基础知识解答链接：
https://www.bilibili.com/video/BV1tS4y1a7Li/?spm_id_from=333.880.my_history.page.click&vd_source=77b503e9481aa30a0a2f33b9f8e0e405

---

第四题

下图是一个LDO，C1>C2，电源电压VDD。忽略MOS管的寄生电容。
1） 请给出输入电压的范围。
2） 请分析负载电流对相位裕度的影响。

---

第五题

计算下图的输出噪声并且解释电阻噪声为何可以减小电流镜噪声。

参考文献

《模拟集成电路设计精粹》Sansen
《数字集成电路》 Rabaey
《模拟CMOS集成电路设计》 拉扎维
《数字电子技术基础》 阎石