MIPI D-PHY TX 一致性测试实例解析 Part 02

        如果测过1.3.x，并对这组测试的细节已经熟悉的前提下，1.4.x的测试将会变得轻松，因为几乎相同的测试项被用于时钟通道的数据测量，因此，接下来，仅着重对其中的不同点进行讨论；

        由于小编的工程应用中，不需要时钟工作于LP模式，因此，本章节中部分测试项未举出实例波形，可参考1.3.x的对应测试项：

        MIPI D-PHY TX一致性测试详解 part 01

Test 1.4.1 – Clock Lane HS Entry: TLPX Value

        注意事项：时钟通道TLPX值使用与数据通道TLPX值相同的方法进行测量(见测试1.3.1)，并且适用相同的一致性要求；

        判定标准：TLPX ≥ 50ns

Test 1.4.2 – Clock Lane HS Entry: TCLK-PREPARE Value

        注意事项：该测试的方法基本上与1.3.2中的数据通道THS-PREPARE测试相同，但是，应用了不同的一致性限制要求；

        判定标准： 38ns ≤ TCLK-PREPARE ≤ 95 ns

Test 1.4.3 – Clock Lane HS Entry: TCLK-PREPARE+TCLK-ZERO Value

        注意事项：该测试的方法基本上与1.3.3中的数据通道THS-PREPARE+ZERO测试相同，但是，应用了不同的一致性限制要求；

        判定标准： TCLK-PREPARE + TCLK-ZERO ≥ 300ns

Test 1.4.4 – Clock Lane HS-TX Differential Voltages (VOD(0), VOD(1))

        注意事项：

        1）此测试的方法在本质上与1.3.4中的数据通道VOD测试相似，但是使用不同的参考数据码型，由于时钟仅包含“1010”格式的数据，因此测量时钟的VOD(1)和VOD(0) 的参考码型分别为01和10；

        2）此外，与数据通道在参考码型的第4位和第5位比特位中心之间平均采样不同，时钟通道将简单地测量参考码型的第2比特位中心的电压，以确定VOD(1)和VOD(0)水平；

        判定标准：140mV ≤ VOD(1) ≤ 270mV；-270mV ≤ VOD(0) ≤ -140mV

Test 1.4.5 – Clock Lane HS-TX Differential Voltage Mismatch (ΔVOD)

        注意事项：此测试的方法与1.3.5中的Data Lane ΔVOD测试相同，使用1.4.4的Clock Lane VOD结果执行测量；

        判定标准：ΔVOD ≤ 14mV；

        测试实例如下图所示：

Test 1.4.6 – Clock Lane HS-TX Single-Ended Output High Voltages (VOHHS(DP), VOHHS(DN))

        注意事项：

        1）此测试的方法类似于1.3.6中的数据通道VOHHS(DP/DN)测试，并且，使用01码型而不是011111码型(时钟通道上不存在)；

        2）此外，VOHHS值被测量为“1”位中心的电压电平(类似于时钟通道VOD(1)测量，参见测试1.4.4)；

        判定标准：VOHHS(DP&DN) ≤ 360mV

        测试实例如下图所示：

Test 1.4.7 – Clock Lane HS-TX Static Common-Mode Voltages (VCMTX(1), VCMTX(0))

        注意事项：此测试的方法与1.3.7中的数据通道VCMTX测试相同；

        判定标准：150mV ≤ VCMTX(1&0) ≤ 250mV

Test 1.4.8 – Clock Lane HS-TX Static Common-Mode Voltage Mismatch (ΔVCMTX(1,0))

        注意事项：此测试的方法与1.3.8中的数据通道ΔVCMTX(1,0)测试相同，并且，使用1.4.7时钟通道VCMTX结果执行测量；

        判定标准：ΔVCMTX(1,0) ≤ 5mV

        测试实例如下图所示：

Test 1.4.9 – Clock Lane HS-TX Dynamic Common-Level Variations Between 50-450MHz (ΔVCMTX(LF))

        注意事项：此测试的方法与1.3.9中的数据通道ΔVCMTX(LF)测试相同；

        判定标准：∆VCMTX(LF) ≤ 25mVPEAK

        测试实例如下图所示：

Test 1.4.10 – Clock Lane HS-TX Dynamic Common-Level Variations Above 450MHz (ΔVCMTX(HF))

        注意事项：此测试的方法与1.3.10中的数据通道ΔVCMTX(HF)测试相同；

        判定标准：∆VCMTX(HF) ≤ 15mVRMS

        测试实例如下图所示：

Test 1.4.11 – Clock Lane HS-TX 20%-80% Rise Time (tR)

Test 1.4.12 – Clock Lane HS-TX 80%-20% Fall Time (tF)

        注意事项：此测试的方法本质上类似于1.3.11&2中的数据通道边沿时间测试，只是参考码型发生了变化；

        判定标准：

        1）HS数据速率 ≤ 1Gbps时，150ns ≤ tR&tF ≤ 0.3UI；

        2）1Gbps < HS数据速率 ≤ 1.5Gbps时，100ns ≤ tR&tF ≤ 0.35UI；

        3）HS数据速率 > 1.5Gbps时，50ns ≤ tR&tF ≤ 0.4UI；

        测试实例如下图所示：

Test 1.4.13 – Clock Lane HS Exit: TCLK-TRAIL Value

        注意事项：此测试的方法基本上与1.3.13的数据通道THS-TRAIL测试相同，采用不同的一致性限制要求；

        判定标准：TCLK-TRAIL ≥ 60ns

Test 1.4.14 – Clock Lane HS Exit: 30%-85% Post-EoT Rise Time (TREOT)

        注意事项：此测试的方法基本上与1.3.14中的数据通道TREOT测试相同；

        判定标准：TREOT ≤ 35ns

Test 1.4.15 – Clock Lane HS Exit: TEOT Value

        注意事项：此测试的方法基本上与1.3.15中的数据通道TEOT测试相同；

        判定标准：TEOT ≤ 105ns + 12UI

Test 1.4.16 – Clock Lane HS Exit: THS-EXIT Value

        注意事项：此测试的方法基本上与1.3.16中的数据通道THS-EXIT测试相同；

        判定标准：THS-EXIT ≤ 100ns

Test 1.4.17 – Clock Lane HS Clock Instantaneous UI (UIINST)

        注意事项：差分时钟通道波形将被计算为正、负单端时钟通道波形(VDP-VDN)的差，每个UI值将被测量为差分波形连续两次穿越0V之间的差值，并记录观察到的HS UI的最大值、最小值和平均值；

        判定标准： UIINST,MIN ≤ UIINST ≤ 12.5ns

Test 1.4.18 – Clock Lane HS Clock Delta UI (ΔUI)

        注意事项：用于计算1.4.17值的偏差，即相对于时钟标准UI的抖动，计算公式如下：

        1）UI_Variant_min = ((UIinst_min - Uiinst_mean) / UIinst_mean) * 100%

        2）UI_Variant_max = ((UIinst_max - Uiinst_mean) / UIinst_mean) * 100%

        判定标准：

        1）HS数据速率 <= 1Gbps时，–10% ≤ peak ΔUI ≤ +10%；

        2）1Gbps < HS数据速率 <= 1.5Gbps时， –5% ≤ peak ΔUI ≤ +5%；

        测试实例如下图所示：