高速电路设计基本概念之——period jitter,cycle-cycle jitter,N-cycle jitter,long-term jitter, TIE等

高速串行数据抖动TIE(time interval error)又称为时间间隔误差,又称为相位抖动(Phase Jitter),是指信号在电平转换时,其边沿与理想时间位置的偏移量,通常表征的是长期抖动行为。周期抖动(PJ,Phase Jitter)是多个周期内对时钟周期的变化进行统计与测量的结果;相邻周期间抖动(CCJ,Cycle to Cycle Jitter)是时钟相邻周期的周期差值进行统计与测量的结果;周期抖动和相邻周期间抖动都是表征的短期抖动行为,相位抖动表征的是长期抖动行为。

可以从两个角度考虑抖动,第一是瞬时角度,即这个边沿和期望的有差距,第二是累积角度,每个边沿都偏移了一个数值,在最后一个边沿会看到总体的偏移量。

       高速电路设计基本概念之——period jitter,cycle-cycle jitter,N-cycle jitter,long-term jitter, TIE等_第1张图片

 

高速电路设计基本概念之——period jitter,cycle-cycle jitter,N-cycle jitter,long-term jitter, TIE等_第2张图片

Long-Term jitter 测量由参考点滞后相当数量的Cycle(500-1000)后时钟沿的抖动值。该抖动参数也是时钟稳定性的一个非常重要的指标。

 

你可能感兴趣的:(SI)