计组大作业|硬件小学期的思路

前言

大三下计组的大作业是做一个单指令CPU，大四小学期是做流水线CPU+IO接口

这三个事情其实是一脉相承的，我自己做的比较水，但是也还是有一点儿心得，记录下来或许能帮到后面的同学。

推荐文章

RISC-CPU设计和 FPGA 实现

我们要求的指令集是RISC-V，这篇文章写的很好，流程很详细，从单周期，到IO接口，再到流水线优化，到上板，都写了，很不错的一篇攻略。

一些思路

很多同学拿到代码会一头雾水，怎么跑？怎么看结果？

首先是初始化IP核。

CPU执行需要指令，指令存在InstMem里面，可以用coe文件绑定IP核，来把coe文件里面的指令放进去，对应汇编语言的代码段。

指令操作的数据放在DataMem里面，同样是coe绑定IP核，在RARS里面导出数据段就可以。

到此为止，指令和数据就绪，就可以跑起来了。

怎么看结果呢？DataMem是IP核，不支持查看，你可以在指令的最后加几条访存指令，把DataMem的数据按照顺序放到RegFile里面，你监控RegFile的寄存器组就行。

至于怎么调试，怎么改，就看各位本事了。