2010年408计组真题步骤解析

12.下列选项中,能缩短程序执行时间的措施是 D
Ⅰ.提高 CPU 时钟频率 Ⅱ.优化数据通路结构 Ⅲ.对程序进行编译优化
A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ
解析:
提高 CPU 时钟频率可以加快指令的执行,可缩短程序执行时间
优化数据通路结构可以提高指令的效率,可缩短程序执行时间
对程序进行编译优化可以减少指令的执行,可缩短程序执行时间

13.假定有 4 个整数用 8 位补码分别表示 r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个 8 位寄存器中,则下列运算中会发生溢出的是 B
A.r1×r2 B.r2×r3 C.r1×r4 D.r2×r4
解析:
首先,要知道8 位寄存器能保存的补码的取值范围为-128~127;
其次,将r1r2r3r4分别转换为十进制(符号位不变,其他位全部取反,末尾加1):
r1 = FEH =11111110H=>100000010H= -2
r2 = F2H =11110010H=>10001110= -14
r3 = 90H = 10010000H=>11110000H=-112
r4 = F8H =11111000H =>100001000H=-8
然后,直接相乘计算:r1×r2 =28在范围内不溢出;r2×r3=-14*-112超出范围,溢出;r1×r4=16不溢出;r2×r4=112不溢出
最后,选B溢出。

14.假定变量 i、f 和 d 的数据类型分别为 int、float 和 double(int 用补码表示,float和 double 分别用 IEEE754 单精度和双精度浮点数格式表示),已知 i=785,f=1.5678e3,
d=1.5e100。若在 32 位机器中执行下列关系表达式,则结果为“真”的是 B
Ⅰ.i==(int)(float)i Ⅱ.f==(float)(int)f
Ⅲ.f==(float)(double)f Ⅳ.(d+f)-df
A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.仅Ⅲ和Ⅳ
解析:
首先,对int,float,double排序,int 其次,大转小精度损失,小转大基本不变
然后
Ⅰ.i
(int)(float)i 先int->float小转大,再大转小,基本不变。
Ⅱ.f==(float)(int)f先float->int大转小精度丢失。
Ⅲ.f==(float)(double)f小转大,再大转小,基本不变。
Ⅳ.(d+f)-d==f,d+f之后需要对阶,会丢失精度。
最后,选B.仅Ⅰ和Ⅲ

15.假定用若干个 2K×4 位的芯片组成一个 8K×8 位的存储器,则地址 0B1FH 所在芯片
的最小地址是D
A.0000H B.0600H C.0700H D.0800H
解析
首先, 8K 除以2K等于4组,8除以4等于2片一组。所以要组成一个 8K×8 位的存储器需要8片 2K×4 位的芯片。
其次,8K=81024=2-13次方需要13跟地址线,2K=21024=2-11次方需要11根地址线。13-12=2作为扩展地址线,所以选片的地址为00,01,10,11,后面的11位为(0000 0000 000~1111 1111 111)作为片内地址。
然后,题目中地址 0B1FH =0000 1011 0001 1111B=0000 (10)(11 0001 1111)B。其中01代表第二组芯片
最后,第二组芯片的地址范围为(0000 1000 0000 0000~0000 1111 1111 1111)。故最小的为0000 1000 0000 0000=0800H,选D。

16.下列有关 RAM 和 ROM 的叙述中,正确的是 A
Ⅰ.RAM 是易失性存储器,ROM 是非易失性存储器
Ⅱ.RAM 和 ROM 都采用随机存取方式进行信息访问
Ⅲ.RAM 和 ROM 都可用作 Cache
Ⅳ.RAM 和 ROM 都需要进行刷新
A.仅Ⅰ和Ⅱ B.仅Ⅱ和Ⅲ
C.仅Ⅰ、Ⅱ和Ⅳ D.仅Ⅱ、Ⅲ和Ⅳ
解析
首先,要知道 RAM 和 ROM 都是随机存取的
其次,RAM分为SRAM(可用作cache)和DRAM(一般计算机主存)需要刷新,ROM是信息只能读出不能随意写入的存储器,称为只读存储器,通过一定方式将信息写入之后,信息就固定在ROM中,供电电源切断之后,信息也不会丢失。它的最大优点是具有不易失性,不需要刷新。
最后,排除法选A

17.下列命中组合情况中,一次访存过程中不可能发生的是 D
A.TLB 未命中,Cache 未命中,Page 未命中
B.TLB 未命中,Cache 命中,Page 命中
C.TLB 命中,Cache 未命中,Page 命中
D.TLB 命中,Cache 命中,Page 未命中
解析
首先,要知道TLB为快表,Page是慢表,快表是慢表的副本,副本命中,本体肯定命中,所以快表命中慢表也命中。反过来就不一定了哦。
最后,选D。

18.下列寄存器中,汇编语言程序员可见的是 B
A.存储器地址寄存器(MAR) B.程序计数器(PC)
C.存储器数据寄存器(MDR) D.指令寄存器(IR)
解析:PC是程序员可见的,选B

19.下列选项中,不会引起指令流水线阻塞的是A
A.数据旁路(转发) B.数据相关
C.条件转移 D.资源冲突
解析:A.数据旁路(转发)是解决流水线阻的方法。

20.下列选项中的英文缩写均为总线标准的是D 。
A.PCI、CRT、USB、EISA
B.ISA、CPI、VESA、EISA
C.ISA、SCSI、RAM、MIPS
D.ISA、EISA、PCI、PCI-Express
解析:排除法
首先,A中CRT是什么射线啥的,不对
B中CPI是平均执行周期,时钟那的知识点,不对
C中MIPS也是时钟那的知识点,不对
最后,选D。

21.单级中断系统中,中断服务程序内的执行顺序是 。
Ⅰ.保护现场 Ⅱ.开中断 Ⅲ.关中断 Ⅳ.保存断点
Ⅴ.中断事件处理 Ⅵ.恢复现场 Ⅶ.中断返回
A.Ⅰ->Ⅴ->Ⅵ->Ⅱ->Ⅶ B.Ⅲ->Ⅰ->Ⅴ->Ⅶ
C.Ⅲ->Ⅳ->Ⅴ->Ⅵ->Ⅶ D.Ⅳ->Ⅰ->Ⅴ->Ⅵ->Ⅶ
解析
首先,需要记住中断服务程序内的执行顺序为::保护现场–中断处理–恢复现场–开中断–中断返回,因此选A
其次,记住硬件操作(中断隐指令)的执行顺序:关中断–保存断点–中断服务程序入口送PC
最后,看清题目问的是中断服务程序还是硬件操作(中断隐指令)。选A

22.假定一台计算机的显示存储器用DRAM芯片实现,若要求显示分辨率为1600×1200,
颜色深度为 24 位,帧频为 85Hz,显存总带宽的 50%用来刷新屏幕,则需要的显存总带宽至
少约为D 。
A.245Mbit/s B.979Mbit/s
C.1958Mbit/s D.7834Mbit/s
解析
首先,显存总带宽的计算:1600×1200×24×85÷50%≈7834Mbit/s
最后,选D

你可能感兴趣的:(408整理(考研),计算机组成原理)