USB3.0:VL817Q7-C0的LAYOUT指南(三)

本文着重讲解市面上常见的USB3.0集线器驱动芯片威盛VL817-Q7C0的layout布局处理以及注意事项。可分为三小节。 前文已经讲过VL系列的第一小节:《线路布局重点说明》以及第二小节《PCB布局检查》。本文着重讲解第三小节:《VL芯片布局的注意事项》。

VLI芯片布局注意事项

1.高速对线的阻抗:(包括线宽,线距,SMD&DIP PAN的处理)

二层板/板厚1.6mm

USB3.0:VL817Q7-C0的LAYOUT指南(三)_第1张图片

四层板/板厚1.6mm

USB3.0:VL817Q7-C0的LAYOUT指南(三)_第2张图片

 2.Placement & Power

a.优先处理高速线特殊信号的走线。EX:U3,SATA,U2,CLK等。differential pair有换层或者错线(交叉)是务必参考LAYOUT Guide。

b.differential pair包地的处理(包含GND vias)预留

c,请依照原厂参考电路图的绘制来摆放零件

你可能感兴趣的:(HUB方案开发资料参考,pcb工艺,VL817Q7C0,HUB3.0)